门电路和组合逻辑电路
合集下载
q第13章门电路和组合逻辑电路
简化分析
在分析过程中，可以合并或简化某些门电路，以简化整个电路的分析过程。
组合逻辑电路的设计
设计步骤
根据实际需求，确定输入和输出变量，使用真值表或逻辑表达式描述逻辑功能， 然后根据逻辑功能选择合适的门电路进行实现。
优化设计
在设计过程中，可以优化门电路的选择和布局，以减小电路的体积和功耗，提高 电路的性能和可靠性。
OR门
当所有输入都为低电平（0）时，输出才为 低电平（0）；只要有一个输入为高电平 （1），输出就为高电平（1）。
NAND门
与非门，当所有输入都为高电平时，输出 为低电平；只要有一个输入为低电平，输 出就为高电平。
NOT门
又称非门，输入为高电平时，输出为低电 平；输入为低电平时，输出为高电平。
输入和输出逻辑值
组合逻辑电路的基本概念
组合逻辑电路
真值表
由门电路组成的电路，用于实现逻辑 运算。
表示输入变量与输出变量之间逻辑关 系的表格。
输入变量和输出变量
输入到组合逻辑电路的信号称为输入 变量，从组合逻辑电路输出的信号称 为输出变量。
组合逻辑电路的分析
分析步骤
通过查看电路图，列出输入和输出变量，确定每个门电路的功能，并使用真值 表或逻辑表达式来描述整个电路的逻辑功能。
常用组合逻辑器件的使用
总结词
熟悉常用组合逻辑器件的特性和应用
详细描述
了解常用组合逻辑器件，如编码器、译码器 、数据选择器、比较器等的特性和工作原理 。掌握这些器件的应用场景和使用方法，能
够根据实际需求选择合适的器件。
THANKS FOR WATCHING
感谢您的观看
加法器
总结词
加法器是一种实现二进制加法运算的电 路。
在分析过程中，可以合并或简化某些门电路，以简化整个电路的分析过程。
组合逻辑电路的设计
设计步骤
根据实际需求，确定输入和输出变量，使用真值表或逻辑表达式描述逻辑功能， 然后根据逻辑功能选择合适的门电路进行实现。
优化设计
在设计过程中，可以优化门电路的选择和布局，以减小电路的体积和功耗，提高 电路的性能和可靠性。
OR门
当所有输入都为低电平（0）时，输出才为 低电平（0）；只要有一个输入为高电平 （1），输出就为高电平（1）。
NAND门
与非门，当所有输入都为高电平时，输出 为低电平；只要有一个输入为低电平，输 出就为高电平。
NOT门
又称非门，输入为高电平时，输出为低电 平；输入为低电平时，输出为高电平。
输入和输出逻辑值
组合逻辑电路的基本概念
组合逻辑电路
真值表
由门电路组成的电路，用于实现逻辑 运算。
表示输入变量与输出变量之间逻辑关 系的表格。
输入变量和输出变量
输入到组合逻辑电路的信号称为输入 变量，从组合逻辑电路输出的信号称 为输出变量。
组合逻辑电路的分析
分析步骤
通过查看电路图，列出输入和输出变量，确定每个门电路的功能，并使用真值 表或逻辑表达式来描述整个电路的逻辑功能。
常用组合逻辑器件的使用
总结词
熟悉常用组合逻辑器件的特性和应用
详细描述
了解常用组合逻辑器件，如编码器、译码器 、数据选择器、比较器等的特性和工作原理 。掌握这些器件的应用场景和使用方法，能
够根据实际需求选择合适的器件。
THANKS FOR WATCHING
感谢您的观看
加法器
总结词
加法器是一种实现二进制加法运算的电 路。
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
1. 逻辑函数的表达方式 逻辑电路的功能可用逻辑函数来表述。对于某一实际问题 的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑 因变量（结果）作为输出，那么当输入量的取值确定后，输 出量便随之确定，这种输出与输入之间的函数关系就称为逻 辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
门电路和组合逻辑电路
-U
(2) 工作原理 12V
“或” 门逻辑状态表
A B CY
00 00 01 01 10 10 11 11
00 11 01 11 01 11 01 11
输入A、B、C有一个为“1”，输出 Y 为“1”。
输入A、B、C全为低电平“0”，输出 Y 为“0”。
2021/7/17
6
2. 或门电路
逻辑表达式： Y=A+B+C
2021/7/17
2
电平的高低
UCC
一般用“1”和
“0”两种状态
区别，若规定
高电平为“1”，
低电平为“0”
则称为正逻辑。
反之则称为负 逻辑。若无特 0V
殊说明，均采
用正逻辑。
2021/7/17
高电平 1
低电平 0
3
1. 与 门电路
(1) 电路
03V A
DA
DB
03V B
03V C
DC
+U 12V R
在数字电路中，常用的组合电路有加法器、 编码器、译码器、数据分配器和多路选择器 等。下面几节分别介绍这几种典型组合逻辑 电路的使用方法。
2021/7/17
38
加法器
二进制
十进制：0~9十个数码，“逢十进一”。 在数字电路中，为了把电路的两个状态 (“1”
态和“0”态)与数码对应起来，采用二进制。 二进制：0，1两个数码，“逢二进一”。
26
12. 2. 2 组合逻辑电路的设计
根据逻辑功能要求 设计 逻辑电路
设计步骤如下： (1) 由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式 (4) 画出逻辑图
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
门电路和组合逻辑电路
2. 逻辑函数的表示方法 (1) 逻辑状态表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 0 0 0 0 0 1
(2) 逻辑式 用 “与”、 “或” 、“非” 等逻辑运算的组合式， 表示逻辑函数的输入与输出的关系的逻辑状态关系。 (1) 常采用与—或表达式的形式； A B C Y (2) 在状态表中选出使函数值为 1 0 0 0 0 的变量组合； 0 0 1 1 0 1 0 0 (3) 变量值为 1 的写成原变量，为 0 1 1 0 1 0 0 0 0 的写成反变量，得到其值 1 0 1 0 为 1 的乘积项组合。 1 1 0 0 1 1 1 1 (4) 将这些乘积项加起来(逻辑或) 得到 “与—或”逻辑函数式 。 Y A BC ABC
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 YA 0 0 0 0 1 1 1 1 YB 0 0 1 1 0 0 0 0 YC 0 1 0 0 0 0 0 0
Y YC CBABC YA ABCBAABC C ABC ABC BA
A
1
Y
YA
9.2 TTL 门电路
9.2.1 TTL与非门电路
多发射极晶体管 T1 +5 V
R1
R2
T3 T2
R4
A B C
+5 V A B B1 R1
T4 T5
Y
R3
R5
C1
C
T1 等效电路
当输入端 A、B、C 均为高电平时，输出端 Y 为低电 平。当输入端 A、B、C 中只要有一个为低电平，输 出端Y就为高电平，正好符合与非门的逻辑关系。
门电路及组合逻辑电路电子教案
门电路及组合逻辑电路电子教案第一章：数字电路基础1.1 数字电路概述数字电路的定义数字电路的特点数字电路的应用领域1.2 数字电路的基本概念逻辑值和逻辑运算逻辑门和逻辑函数逻辑函数的表示方法1.3 数字电路的分类组合逻辑电路时序逻辑电路混合逻辑电路第二章：门电路2.1 基本门电路与门（AND gate）或门（OR gate）非门（NOT gate）2.2 复合门电路与非门（AND-NOR gate）或非门（OR-NAND gate）与或门（AND-OR gate）或与门（OR-AND gate）2.3 门电路的应用逻辑门电路的设计方法门电路在数字系统中的应用实例第三章：组合逻辑电路3.1 组合逻辑电路概述组合逻辑电路的定义组合逻辑电路的特点组合逻辑电路的应用领域3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析方法组合逻辑电路的设计方法3.3 常见的组合逻辑电路加法器（Adder）减法器（Subtractor）多路选择器（Multiplexer）编码器（Enr）译码器（Der）第四章：逻辑函数和逻辑门的关系4.1 逻辑函数的定义和表示方法逻辑函数的定义逻辑函数的表示方法4.2 逻辑函数的性质和运算规则逻辑函数的性质逻辑函数的运算规则4.3 逻辑函数的化简方法逻辑函数化简的意义常用的逻辑函数化简方法第五章：组合逻辑电路的设计实例5.1 组合逻辑电路设计实例一：4位加法器设计要求电路原理图逻辑表达式5.2 组合逻辑电路设计实例二：2位乘法器设计要求电路原理图逻辑表达式5.3 组合逻辑电路设计实例三：数字信号处理器设计要求电路原理图逻辑表达式第六章：时序逻辑电路6.1 时序逻辑电路概述时序逻辑电路的定义时序逻辑电路的特点时序逻辑电路的应用领域6.2 触发器（Flip-Flop）基本触发器类型触发器的真值表和时序图触发器的功能描述6.3 计数器（Counter）计数器的定义和分类同步计数器和异步计数器计数器的应用实例第七章：数字电路仿真软件的使用7.1 数字电路仿真软件概述数字电路仿真软件的定义数字电路仿真软件的作用常见数字电路仿真软件介绍7.2 Proteus软件的使用Proteus软件的安装与启动Proteus软件的基本操作Proteus软件在数字电路设计中的应用实例7.3 Multisim软件的使用Multisim软件的安装与启动Multisim软件的基本操作Multisim软件在数字电路设计中的应用实例第八章：数字电路的测试与维护8.1 数字电路测试的目的和意义数字电路测试的定义数字电路测试的目的和意义数字电路测试的分类8.2 数字电路测试方法静态测试方法动态测试方法测试序列的设计方法8.3 数字电路的维护数字电路维护的基本原则数字电路维护的方法和技巧数字电路维护中常见问题及解决方法第九章：数字电路在实际应用中的案例分析9.1 数字电路在通信系统中的应用通信系统的基本原理数字电路在通信系统中的应用实例9.2 数字电路在计算机系统中的应用计算机系统的基本组成数字电路在计算机系统中的应用实例9.3 数字电路在工业控制系统中的应用工业控制系统的基本原理数字电路在工业控制系统中的应用实例第十章：课程总结与拓展学习10.1 课程总结门电路及组合逻辑电路的基本概念数字电路的设计方法与步骤数字电路在实际应用中的案例分析10.2 拓展学习建议数字电路领域的最新研究动态推荐的学习资料和参考书籍实践项目与课程设计的建议重点和难点解析重点环节1：逻辑值和逻辑运算逻辑值是数字电路中的基础，包括逻辑0和逻辑1。
电路-门电路和组合逻辑电路
03
门电路的特性
门电路具有输入和输出两个端子，输入信号通过内部逻辑运算得到输出
信号。门电路的特性包括逻辑功能、输入电阻、输出电阻和扇入扇出能
力等。
组合逻辑电路设计
组合逻辑电路
组合逻辑电路由门电路组成，用于实现一组特定的逻辑功能。常见 的组合逻辑电路有编码器、译码器、多路选择器等。
组合逻辑电路设计步骤
波形图分析法
总结词
通过观察信号波形的变化，分析电路的 输入输出关系和信号处理过程。
VS
详细描述
波形图分析法主要用于模拟电路的分析。 通过观察信号波形的形状、幅度、频率等 参数，分析电路对信号的处理过程，如放 大、滤波、调制等。同时，通过比较输入 输出信号的波形，可以理解电路的输入输 出关系和工作原理。
态图等描述电路功能的工具。
04
电路设计方法
BIG DATA EMPOWERS TO CREATE A NEW
ERA
门电路设计
01
门电路
门电路是数字电路的基本单元，用于实现逻辑运算。常见的门电路有与
门、或门、非门等。
02
门电路设计步骤
根据逻辑需求，选择合适的门电路类型，确定输入和输出信号，然后根
据逻辑关系连接门电路。
逻辑关系
每种类型的门电路都有特定的逻辑关系，例如与门在所有输入为 高电平时输出为高电平，否则输出为低电平。
门电路的应用
01
基本逻辑运算
门电路是实现基本逻辑运算的电 子元件，广泛应用于数字电路和 计算机中。
控制电路
02
03
信号转换
门电路可以用于控制其他电路的 工作状态，实现复杂的控制逻辑。
门电路可以将模拟信号转换为数 字信号，或者将数字信号转换为 模拟信号。
第6章 门电路与组合逻辑电路
Ui V Uo V
Uo 4 A 3 2 B C
1
0 1
D
2 3
E
Ui
测试电路
23
电压传输特性
1）TTL“与非”门的参数 输出高电平电压UOH和输出低电平电压UOL
Uo 4 A 3 2 1 0 1
输出高电平电压UOH
B C
典型值3.6V， ?2.4V为合格 输出低电平电压UOL
E
2 3
D
电压传输特性
逻辑非（逻辑反）的运算规则为：
4、复合门电路
将与门、或门、非门组合起来，可以构成多种复合门电路。 （1）与非门 由与门和非门构成与非门。
A
B
0 1 0 1
F 1 1 1 0
A B
&
1
F
0 0 1 1
(a) 与非门的构成 A B & (b) 逻辑符号 F
F AB
与非门的逻辑功能可概括为：输入有0，输出为1； 输入全1，输出为0。
（二）、TTL三态门（TS门）
+UCC(+5V) R1 3kΩ A V1 VD E V2 R3 360Ω R5 3kΩ R2 750Ω V3 V4 V5 R4 100Ω A & F EN 符号
F
E
使能端 电路结构 ①E＝0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低 电平，因而V2～V5均截止，输出端开路，电路处于高阻状态。 ②E＝1时，二极管D截止，三态门的输出状态完全取决于输入信 号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即： F=A，A＝0时F＝1，为高电平；A＝1时F＝0，为低电平。 结论：电路的输出有高阻态、高电平和低电平3种状态。
忽略iB3，输出端的电位为： uF≈5―0.7―0.7＝3.6V 1。
Uo 4 A 3 2 B C
1
0 1
D
2 3
E
Ui
测试电路
23
电压传输特性
1）TTL“与非”门的参数 输出高电平电压UOH和输出低电平电压UOL
Uo 4 A 3 2 1 0 1
输出高电平电压UOH
B C
典型值3.6V， ?2.4V为合格 输出低电平电压UOL
E
2 3
D
电压传输特性
逻辑非（逻辑反）的运算规则为：
4、复合门电路
将与门、或门、非门组合起来，可以构成多种复合门电路。 （1）与非门 由与门和非门构成与非门。
A
B
0 1 0 1
F 1 1 1 0
A B
&
1
F
0 0 1 1
(a) 与非门的构成 A B & (b) 逻辑符号 F
F AB
与非门的逻辑功能可概括为：输入有0，输出为1； 输入全1，输出为0。
（二）、TTL三态门（TS门）
+UCC(+5V) R1 3kΩ A V1 VD E V2 R3 360Ω R5 3kΩ R2 750Ω V3 V4 V5 R4 100Ω A & F EN 符号
F
E
使能端 电路结构 ①E＝0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低 电平，因而V2～V5均截止，输出端开路，电路处于高阻状态。 ②E＝1时，二极管D截止，三态门的输出状态完全取决于输入信 号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即： F=A，A＝0时F＝1，为高电平；A＝1时F＝0，为低电平。 结论：电路的输出有高阻态、高电平和低电平3种状态。
忽略iB3，输出端的电位为： uF≈5―0.7―0.7＝3.6V 1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
26.与模拟信号相比，数字信号的特点是它的性。一个数字信号只有种取值分别表示为和。
27. 与运算的法则可概述为：有“0”出，全“1”出；类似地或运算的法则为。
28. 摩根定理表示为： =； =。
29. 函数表达式Y= ，则其对偶式为Y’=。
30.根据反演规则，若Y= ，则 。
31.指出下列各式中哪些是四变量A B C D的最小项和最大项。在最小项后的填入mi，在最大项后的填入Mi，其它填×（i为最小项或最大项的序号）。
15、. 逻辑函数的表示方法中具有唯一性的是（ ）
A.真值表 B.表达式C.逻辑图D.卡诺图
16、F=A +BD+CDE+ D=（ ）
A. B. C. D.
二 填空题
1.电子电路按功能可分为电路和电路。
2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为
和。
3.数字电路的分析方法主要用、功能表、、波形图。
信号无关。
D、以上均不正确。
3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号
输入。
A、1 B、2 C、4 D、8
4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。
A、4 B、6C、8D、16
5、组合逻辑电路中，以下说法正确的是（ ）。
A、电路。
第十六章门电路和组合逻辑电路
一选择题
1、下列逻辑表达式正确的是（ ）。
2、时序逻辑电路中，以下说法正确的是（ ）。
A、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的
状态无关。
B、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于
电路原来的状态。
C、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入
B、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。
C、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。
D、以上均不正确。
6、下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。
A、或非门B、与非门
C、异或门D、OC门
7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。
。
13.二变量摩根定律的表达式是、。
14.在逻辑代数中，一般n个变量的最小项应有个。
15.逻辑函数种，对于输入变量的任一组取值，任意两个最小项的乘积为。
16.逻辑函数种对于任一组输入变量，其全体最小项之和为。
17.逻辑函数的四种表达方式为、、
、。
18.n个变量的卡诺图应有个方格组成。
19.任何逻辑函数都等于其卡诺图中为的方格所对应的最小项之和。
4.数字信号是一系列时间和数值都的信号。
5.在数字电路中有两种数字逻辑状态分别是逻辑和逻辑。
6.逻辑函数F= =
7. 转换为十六进制数为。
8.数字电路的三种基本逻辑运算是、、。
9.将十进制数43，转换为八进制数为。
10.n个二进制数能代表个十进制数。
11.逻辑代数的三种基本规则是、、。
12.逻辑代数经常使用的四种化简方法是、、
。
49 TTL与非门在使用时，输入端并联做使用，输出端并联作。
50、(28.5)10＝（_________________）16=(___________________)8421BCD。
51、逻辑函数Y＝A + B，其反函数 =_____________________。
52、(18.25)10＝（_________________）8421BCD=(___________________)16＝（_________________）2
42 对编码器而言，有n 位二进制码输出，最少有个输入相对应。
43、8线—3线编码器有个输入端，个输出端。
44 .全加器是一种将低位来的和的两个二进制数三者一起求和的组合电路 。
45 译码器有n根输入线，就有根输出线。
46 .同或门的逻辑表达式是。
47 .三态与非门的三种状态是、、。
48 .数字电路中，晶体管工作在状态，或者在区，或者在
36 3CMOS电路中，输出端可实现线与功能的电路是。
37 .TTL电路中，输出端可实现总线控制功能的电路是。
38 .主要用于总线传输的门电路是。
39 电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关,
这种电路为。
40 组合逻辑电路是一种记忆功能的电路。
41组合逻辑电路中在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象为。
A．可以用OC门构成电平变换电路；
B．ECL门电路主要用于集成度要求高的场合；
C．CM0S器件不可以和TTL器件兼容；
D．CMOS器件的电源电压使用范围特别小，对电源的准确性要求严格．
12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ）
A、2B、3
C、4D、5
8、以下哪个电路不是组合逻辑电路（ ）。
A、编码器B、计数器
C、译码器D、加法器
9、下列逻辑表达式正确的是（ ）。
10、衡量集成逻辑电路优劣的因数是用它的：（ ）
A．增益×带宽；
B．传输延迟时间×功耗；
C．扇出系数×传输延迟时间；
D．噪声容限×功耗。
11、以下诸论述中，唯一正确的是：（ ）
20.真值表内对应变量的某些取值下，函数的值可以是任意的，这些变量的取值所对应的最小项称为。
21. 逻辑函数Y＝A + B，其反函数 =_____________________。
22. 逻辑函数的常用表示方法有、、。
23．逻辑函数F= +A+B+C+D=。
24.逻辑函数F= =。
25．已知函数的对偶式为 + ，则它的原函数为。
A．让它们开路；
B．让它们通过电阻接最高电平（例如电源电压）；
C．让它们接地，或接电源的最低电平；
D．让它们和使用中的输入端并接。
13、以下表达式中符合逻辑运算法则的是（ ）
A.C·C=C2B.1+1=10 C.0<1 D.A+1=1
14、当逻辑函数有n个变量时，共有（ ）个变量取值组合？
A.nB.2nC.n2D.2n
(1) A+B+D; (2) ; (3) ABC
(4)AB(C+D); (5) ; (6) A+B+CD;
32.函数式F=AB+BC+CD写成最小项之和的形式结果应为 ,写成最大项之积的形式结果应为
33 CMOS集成电路高电平的噪声容限 =。
34 CMOS集成电路低电平的噪声容限 =。
35 TTL电路中，输出端可实现线与功能的电路是。
27. 与运算的法则可概述为：有“0”出，全“1”出；类似地或运算的法则为。
28. 摩根定理表示为： =； =。
29. 函数表达式Y= ，则其对偶式为Y’=。
30.根据反演规则，若Y= ，则 。
31.指出下列各式中哪些是四变量A B C D的最小项和最大项。在最小项后的填入mi，在最大项后的填入Mi，其它填×（i为最小项或最大项的序号）。
15、. 逻辑函数的表示方法中具有唯一性的是（ ）
A.真值表 B.表达式C.逻辑图D.卡诺图
16、F=A +BD+CDE+ D=（ ）
A. B. C. D.
二 填空题
1.电子电路按功能可分为电路和电路。
2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为
和。
3.数字电路的分析方法主要用、功能表、、波形图。
信号无关。
D、以上均不正确。
3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号
输入。
A、1 B、2 C、4 D、8
4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。
A、4 B、6C、8D、16
5、组合逻辑电路中，以下说法正确的是（ ）。
A、电路。
第十六章门电路和组合逻辑电路
一选择题
1、下列逻辑表达式正确的是（ ）。
2、时序逻辑电路中，以下说法正确的是（ ）。
A、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的
状态无关。
B、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于
电路原来的状态。
C、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入
B、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。
C、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。
D、以上均不正确。
6、下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。
A、或非门B、与非门
C、异或门D、OC门
7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。
。
13.二变量摩根定律的表达式是、。
14.在逻辑代数中，一般n个变量的最小项应有个。
15.逻辑函数种，对于输入变量的任一组取值，任意两个最小项的乘积为。
16.逻辑函数种对于任一组输入变量，其全体最小项之和为。
17.逻辑函数的四种表达方式为、、
、。
18.n个变量的卡诺图应有个方格组成。
19.任何逻辑函数都等于其卡诺图中为的方格所对应的最小项之和。
4.数字信号是一系列时间和数值都的信号。
5.在数字电路中有两种数字逻辑状态分别是逻辑和逻辑。
6.逻辑函数F= =
7. 转换为十六进制数为。
8.数字电路的三种基本逻辑运算是、、。
9.将十进制数43，转换为八进制数为。
10.n个二进制数能代表个十进制数。
11.逻辑代数的三种基本规则是、、。
12.逻辑代数经常使用的四种化简方法是、、
。
49 TTL与非门在使用时，输入端并联做使用，输出端并联作。
50、(28.5)10＝（_________________）16=(___________________)8421BCD。
51、逻辑函数Y＝A + B，其反函数 =_____________________。
52、(18.25)10＝（_________________）8421BCD=(___________________)16＝（_________________）2
42 对编码器而言，有n 位二进制码输出，最少有个输入相对应。
43、8线—3线编码器有个输入端，个输出端。
44 .全加器是一种将低位来的和的两个二进制数三者一起求和的组合电路 。
45 译码器有n根输入线，就有根输出线。
46 .同或门的逻辑表达式是。
47 .三态与非门的三种状态是、、。
48 .数字电路中，晶体管工作在状态，或者在区，或者在
36 3CMOS电路中，输出端可实现线与功能的电路是。
37 .TTL电路中，输出端可实现总线控制功能的电路是。
38 .主要用于总线传输的门电路是。
39 电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关,
这种电路为。
40 组合逻辑电路是一种记忆功能的电路。
41组合逻辑电路中在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象为。
A．可以用OC门构成电平变换电路；
B．ECL门电路主要用于集成度要求高的场合；
C．CM0S器件不可以和TTL器件兼容；
D．CMOS器件的电源电压使用范围特别小，对电源的准确性要求严格．
12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ）
A、2B、3
C、4D、5
8、以下哪个电路不是组合逻辑电路（ ）。
A、编码器B、计数器
C、译码器D、加法器
9、下列逻辑表达式正确的是（ ）。
10、衡量集成逻辑电路优劣的因数是用它的：（ ）
A．增益×带宽；
B．传输延迟时间×功耗；
C．扇出系数×传输延迟时间；
D．噪声容限×功耗。
11、以下诸论述中，唯一正确的是：（ ）
20.真值表内对应变量的某些取值下，函数的值可以是任意的，这些变量的取值所对应的最小项称为。
21. 逻辑函数Y＝A + B，其反函数 =_____________________。
22. 逻辑函数的常用表示方法有、、。
23．逻辑函数F= +A+B+C+D=。
24.逻辑函数F= =。
25．已知函数的对偶式为 + ，则它的原函数为。
A．让它们开路；
B．让它们通过电阻接最高电平（例如电源电压）；
C．让它们接地，或接电源的最低电平；
D．让它们和使用中的输入端并接。
13、以下表达式中符合逻辑运算法则的是（ ）
A.C·C=C2B.1+1=10 C.0<1 D.A+1=1
14、当逻辑函数有n个变量时，共有（ ）个变量取值组合？
A.nB.2nC.n2D.2n
(1) A+B+D; (2) ; (3) ABC
(4)AB(C+D); (5) ; (6) A+B+CD;
32.函数式F=AB+BC+CD写成最小项之和的形式结果应为 ,写成最大项之积的形式结果应为
33 CMOS集成电路高电平的噪声容限 =。
34 CMOS集成电路低电平的噪声容限 =。
35 TTL电路中，输出端可实现线与功能的电路是。