门电路和组合逻辑 实验报告
组合逻辑电路实验报告
组合逻辑电路实验报告组合逻辑电路实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
在本次实验中，我们将研究和实验不同类型的组合逻辑电路，并通过实验结果来验证其功能和性能。
实验一：与门电路与门电路是最简单的组合逻辑电路之一，它的输出信号只有在所有输入信号都为高电平时才会输出高电平。
我们首先搭建了一个与门电路，并通过输入信号的变化来观察输出信号的变化。
实验结果显示，在输入信号都为高电平时，与门电路的输出信号为高电平；而只要有一个或多个输入信号为低电平，输出信号则为低电平。
这验证了与门电路的逻辑功能。
实验二：或门电路或门电路是另一种常见的组合逻辑电路，它的输出信号只有在至少一个输入信号为高电平时才会输出高电平。
我们搭建了一个或门电路，并通过改变输入信号的组合来观察输出信号的变化。
实验结果表明，只要有一个或多个输入信号为高电平，或门电路的输出信号就会为高电平；只有当所有输入信号都为低电平时，输出信号才会为低电平。
这进一步验证了或门电路的逻辑功能。
实验三：非门电路非门电路是一种特殊的组合逻辑电路，它只有一个输入信号，输出信号与输入信号相反。
我们搭建了一个非门电路，并通过改变输入信号的电平来观察输出信号的变化。
实验结果显示，当输入信号为高电平时，非门电路的输出信号为低电平；当输入信号为低电平时，输出信号则为高电平。
这进一步验证了非门电路的逻辑功能。
实验四：多选器电路多选器电路是一种复杂的组合逻辑电路，它具有多个输入信号和一个选择信号，根据选择信号的不同，将其中一个输入信号输出。
我们搭建了一个4选1多选器电路，并通过改变选择信号的值来观察输出信号的变化。
实验结果表明，当选择信号为00时，输出信号与第一个输入信号相同；当选择信号为01时，输出信号与第二个输入信号相同；依此类推，当选择信号为11时，输出信号与第四个输入信号相同。
这验证了多选器电路的功能和性能。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
组合电路分析实验报告
一、实验目的1. 掌握组合逻辑电路的基本概念和特点。
2. 学会分析组合逻辑电路的逻辑功能。
3. 熟悉逻辑门电路的原理和应用。
4. 提高实验操作能力和分析问题能力。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入有关，而与电路历史状态无关。
本实验主要涉及以下几种基本逻辑门电路：1. 与门（AND Gate）：当所有输入都为1时，输出才为1。
2. 或门（OR Gate）：当至少一个输入为1时，输出为1。
3. 非门（NOT Gate）：将输入信号取反。
4. 异或门（XOR Gate）：当输入信号不同时，输出为1。
三、实验仪器与器材1. 74LS00（四2输入与门）2. 74LS02（四2输入或门）3. 74LS04（六反相器）4. 74LS86（四2输入异或门）5. 数字逻辑实验箱6. 万用表7. 导线若干四、实验内容与步骤1. 实验一：验证与门、或门、非门、异或门的功能（1）按照实验指导书连接电路图，并检查无误。
（2）按照表1要求输入信号，观察并记录输出信号。
（3）根据观察到的输出信号，分析各门电路的逻辑功能。
表1：验证与门、或门、非门、异或门的功能| 输入信号 | 与门输出 | 或门输出 | 非门输出 | 异或门输出 || :-------: | :-------: | :-------: | :-------: | :-------: || A | B | A | A | A || 0 | 0 | 0 | 1 | 0 || 1 | 1 | 1 | 0 | 1 |2. 实验二：设计组合逻辑电路（1）设计一个组合逻辑电路，实现以下功能：当输入A为1，B为0时，输出Y为1，否则Y为0。
（2）根据设计要求，选择合适的逻辑门电路，并画出电路图。
（3）按照电路图连接实验电路，并检查无误。
（4）按照表2要求输入信号，观察并记录输出信号。
表2：设计组合逻辑电路| 输入信号 | 输出信号 || :-------: | :-------: || A | B | Y || 0 | 0 | 0 || 0 | 1 | 0 || 1 | 0 | 1 || 1 | 1 | 0 |3. 实验三：分析组合逻辑电路（1）分析实验二所设计的组合逻辑电路，确定其逻辑功能。
门电路功能测试及组合逻辑电路设计
实验报告门电路功能测试及组合逻辑电路设计实验题目：门电路功能测试及组合逻辑电路设计实验目的：（1）掌握常用门电路的逻辑功能及测试方法；（2）掌握用小规模集成电路设计组合逻辑电路的方法。
实验仪器及器材：数字电路实验箱一个；双踪示波器一台；稳压电源一台；数字万用表一个。
74LS00一片；74LS10一片；74LS20一片。
实验内容：实验一：对74LS00进行功能测试○1.静态测试A B F0 0 10 1 11 0 11 1 0（1）A、B都为低电平，输出结果为高电平（2）A为低电平，B为高电平或A为高电平，B为低电平时，输出结果为高电平（3）A、B均为高电平，输出结果为低电平实验结论：测试结果与74LS00逻辑功能功能表相同。
○2动态测试电路的逻辑表达式：F=ˉVK分析：当K为0时，示波器的A通道是V的波形，为方波信号，B通道是F的波形，为高电平（一条直线）；当开关闭合后，K=1，B通道应该是与V波形刚好相反的波形；小灯泡也是一闪一闪的状态。
实验的电路图实验现象：开关断开：示波器的显示：开关闭合后，小灯泡开始一闪一闪，示波器波形如下图：现象分析：实验所得现象与预先分析的实验结果一样。
比较输入与输出的波形，发现输出F的波形与V的波形刚好相反，但是F波形的最大值较V的最大值偏小，究其原因，这属于正常现象，因为输出会有损失。
实验结论：所得到的波形符合功能要求。
实验2实验目的：分析一个电路的逻辑功能实验器材：74LS00、74LS10各一片实验原理分析：F=AB*BC*AC，所以F的结果应为以下表格：A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1实验结论：实验结果与预期的一样，符合该电路的逻辑功能表达式实验三实验目的：设计一个控制楼梯电灯的开关控制器，逻辑功能为课本表2-1-5的真值表。
实验原理分析：根据电路所实现的真值表，可以得出输出Y的逻辑表达式：Y=AB*AB实验电路及现象：1.A=1，B=0；A=0，B=1，时灯泡发光；2.A=B=0或1时，灯泡不发光实验结论：该电路可以实现题目要求的功能，即课本表2-1-5的真值表。
组合逻辑电路的实验报告
一、实验目的1. 理解组合逻辑电路的基本概念和组成。
2. 掌握组合逻辑电路的设计方法。
3. 学会使用基本逻辑门电路构建组合逻辑电路。
4. 验证组合逻辑电路的功能，并分析其输出特性。
二、实验原理组合逻辑电路是一种数字电路，其输出仅取决于当前的输入，而与电路的先前状态无关。
它主要由与门、或门、非门等基本逻辑门组成。
组合逻辑电路的设计通常遵循以下步骤：1. 确定逻辑功能：根据实际需求，确定电路应实现的逻辑功能。
2. 设计逻辑表达式：根据逻辑功能，设计相应的逻辑表达式。
3. 选择逻辑门电路：根据逻辑表达式，选择合适的逻辑门电路进行搭建。
4. 搭建电路并进行测试：将逻辑门电路搭建成完整的电路，并进行测试，验证其功能。
三、实验设备1. 逻辑门电路芯片：与门、或门、非门等。
2. 连接导线。
3. 逻辑分析仪。
4. 电源。
四、实验内容及步骤1. 设计逻辑表达式以一个简单的组合逻辑电路为例，设计一个4位二进制加法器。
设输入为两个4位二进制数A3A2A1A0和B3B2B1B0，输出为和S3S2S1S0和进位C。
根据二进制加法原理，可以得到以下逻辑表达式：- S3 = A3B3 + A3'B3B2 + A3'B3'B2A2 + A3'B3'B2'B2A1 + A3'B3'B2'B2'B1A0- S2 = A2B2 + A2'B2B1 + A2'B2'B1B0 + A2'B2'B1'B0A0- S1 = A1B1 + A1'B1B0 + A1'B1'B0A0- S0 = A0B0 + A0'B0- C = A3B3 + A3'B3B2 + A3'B3'B2A2 + A3'B3'B2'B2A1 + A3'B3'B2'B2'B1A0 + A2B2 + A2'B2B1 + A2'B2'B1B0 + A2'B2'B1'B0A0 + A1B1 + A1'B1B0 +A1'B1'B0A0 + A0B0 + A0'B02. 选择逻辑门电路根据上述逻辑表达式，选择合适的逻辑门电路进行搭建。
门电路和组合逻辑 实验报告
东南大学电工电子实验中心实验报告课程名称：门电路和组合逻辑第 2 次实验院（系）：电气工程学院专业：姓名：学号：实验室：实验组别：同组人员：实验时间：评定成绩：审阅教师：一、实验目的（1）掌握TTL 和CMOS 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数； （3）掌握不同结构的数字器件之间的互连； （4）掌握OC 门和三态门的特性和使用方法； （5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。
二、实验仪器三、实验原理实验原理见教材第2章。
预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。
分析电路原理，并根据器件的直流特性计算电阻值的取值范围。
N 个N 个（a ）（b ）答：①电路(a)使用条件是驱动门电路固定输出为低电平当OL V V =时，如果有N 个负载门且20>N ，将使max max OL IL I NI >，而m a x OL I I >将使max OL OL V V >，所以需如图（a ）所示接下拉电阻R 。
()()Ω=-=-≤≤-≤=12584.05.030max max max maxmax max max2N OL IL OL OL OL IL OL mAN VI NI V R V R I NI V R I②电路(b)使用条件是驱动门电路固定输出为高电平当OH V V =时，如果有N 个负载门且20>N ，将使max max OH IH I NI >，而maxOH I I >将使min OH OH V V <，所以需如图（b ）所示接上拉电阻R 。
()()()Ω=--=--≤≥--≥-=k 5.114.002.07.2555530max max min minmax max min2N OH IH OH OH OH IH OH mAN VI NI V V R V R I NI V V R I V2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。
门电路逻辑功能与测试实验报告
门电路逻辑功能与测试实验报告一、引言门电路是数字电子电路中常见的逻辑电路，用于实现布尔逻辑运算和控制功能。
门电路有与门、或门、非门、异或门等多种类型，通过它们的组合可以实现复杂的数字运算和逻辑控制。
本实验旨在通过实际操作和测试，深入了解门电路的逻辑功能和工作原理。
二、实验内容1.与门的测试：使用与门芯片（74LS08），接入两个输入A和B，并将结果输出连接到一个LED灯。
通过手动给输入引脚加高或低电平，观察LED灯的亮灭情况，并记录输入输出的真值表。
2.或门的测试：使用或门芯片（74LS32），接入两个输入A和B，并将结果输出连接到一个LED灯。
通过手动给输入引脚加高或低电平，观察LED灯的亮灭情况，并记录输入输出的真值表。
3.非门的测试：使用非门芯片（74LS04），接入一个输入A，并将结果输出连接到一个LED灯。
通过手动给输入引脚加高或低电平，观察LED灯的亮灭情况，并记录输入输出的真值表。
4.异或门的测试：使用异或门芯片（74LS86），接入两个输入A和B，并将结果输出连接到一个LED灯。
通过手动给输入引脚加高或低电平，观察LED灯的亮灭情况，并记录输入输出的真值表。
三、实验结果与分析1.与门测试结果分析：根据与门输入两个高电平时才输出高电平的特性，可以得到与门的真值表如下：A ，B ， Outpu:---:，:---:，:------low ， low ， lolow ， high， lohigh， low ， lohigh， high， hig实验测试结果与理论一致，说明与门的逻辑功能正常。
2.或门测试结果分析：根据或门输入两个低电平时才输出低电平的特性，可以得到或门的真值表如下：A ，B ， Outpu:---:，:---:，:------low ， low ， lolow ， high， highigh， low ， highigh， high， hig实验测试结果与理论一致，说明或门的逻辑功能正常。
2.2.2数字实验一门电路逻辑功能测试及组合逻辑设计
三、实验内容
4、设计全减器
表4-1-4 全减器真值表
输出逻辑函数式
S A B Ci Ci1 (B Ci ) ABCi
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
4、设计全减器
Ci
1
74LS86
B
2 =1 3
4
5 =1 6
S
A
74LS04 1
& 1
22
1 & 4
& 5
3 74LS00
四输入二与非门74LS20
图4-1-5 三人表决器电路图
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
3、设计三人表决电路
表4-1-3 三人表决器真值表
A
& 1
2
74LS00
3
74LS20 1
B
6
& & 4
62
5
F 对照验证
C
& 9
84
10
图4-1-5 三人表决器电路图
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
2、设计全加器
A B
1
2 =1 3
74LS86 4
5 =1 6
Ci
1
S
3
2& 1
& 4
62
5
1 3 Ci+1
74LS32
74LS08
图4-1-4 全加器电路图
二输入四异或门74LS86 二输入四与门74LS08 二输入四或门74LS32
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
东南大学电工电子实验中心实验报告课程名称：门电路和组合逻辑第 2 次实验院（系）：电气工程学院专业：姓名：学号：实验室：实验组别：同组人员：实验时间：评定成绩：审阅教师：一、实验目的（1）掌握TTL 和CMOS 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数； （3）掌握不同结构的数字器件之间的互连； （4）掌握OC 门和三态门的特性和使用方法； （5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。
二、实验仪器三、实验原理实验原理见教材第2章。
预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。
分析电路原理，并根据器件的直流特性计算电阻值的取值范围。
N 个N 个（a ）（b ）答：①电路(a)使用条件是驱动门电路固定输出为低电平当OL V V =时，如果有N 个负载门且20>N ，将使max max OL IL I NI >，而m a x OL I I >将使max OL OL V V >，所以需如图（a ）所示接下拉电阻R 。
()()Ω=-=-≤≤-≤=12584.05.030max max max maxmax max max2N OL IL OL OL OL IL OL mAN VI NI V R V R I NI V R I②电路(b)使用条件是驱动门电路固定输出为高电平当OH V V =时，如果有N 个负载门且20>N ，将使max max OH IH I NI >，而maxOH I I >将使min OH OH V V <，所以需如图（b ）所示接上拉电阻R 。
()()()Ω=--=--≤≥--≥-=k 5.114.002.07.2555530max max min minmax max min2N OH IH OH OH OH IH OH mAN VI NI V V R V R I NI V V R I V2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。
N 个答：R 的作用是限制驱动电流，驱动电流长时间超出手册上规定的正常数据，易引起器件性能不稳定。
① 当OH V V =时，要求max OH I I ≤，即max minmin OH IH OH I RV V I ≤-=，可得Ω=-=-≥k mAVV I V V R OH IH OH 75.14.027.2max min min② 当OL V V =时，要求max OL I I ≤'，即max maxmax OL OL IL I RV V I ≤-='，可得Ω=-=-≥37585.08.0max max max mAVV I V V R OL OL IL故Ω≥k R 75.1 3、图2.4.1 用上拉电阻抬高输出电平中，R 的取值必须根据器件的静态直流特性来计算，试计算R 的取值范围。
5 V图2.4.1 用上拉电阻抬高输出电平答：由于74或74LS TTL 的V OHmin 值小于4000/74HC 的V IHmin 值，所以在TTL 输出端和V CC 之间接一个上拉电阻，以提高TTL 的输出高电平。
① 当OH V V =时，各支路电流分别为I 、1I 和2I 。
要求()V HC V V IH 5.304744007min =≥、，即 V IR V 5.35≥-而()uA HC I I IH 1.004744007max =≤、，可得 Ω=-≤M uAVV R 151.05.35② 当OL V V =时，各支路电流分别为I 、'1I 和'2I 。
要求max '2'1OL I I I I ≤+=，即max '25OL OL I I RV V ≤+- '2max 5I I V V R OL OL--≥()uA HC I I IL 1.004744007max '2=≤、i对于7404芯片，V V OL 4.0max =，mA I OL 16max =，可得Ω≥5.287Rii对于74LS04芯片，V V OL 5.0max =，mA I OL 8max =，可得Ω≥5.562R综上所述，R 的取值范围如下：7404： Ω≤≤ΩM R 155.28774LS04：Ω≤≤ΩM R 155.5624、图2.4.3(a)中OC 外接上拉电阻的值必须取的合适，试计算在这个电路中R 的取值范围。
(a) OC 门做驱动答：运用书52页R C 的数值计算公式。
IH CEO OH C C I N nI V E R ⋅+-='minmaxILOL OLm C C I N I V E R ⋅--=max axmin① OC 门用7401实现Ω=⨯+⨯-=⋅+-=k uA uA VV I N nI V E R IH CEO OH C C 0.121.012501710'min maxΩ=--=⋅--=6001.0164.010max ax min uAmA VV I N I V E R IL OL OLm C C② OC 门用74LS01实现Ω=⨯+⨯-=⋅+-=k uA uA VV I N nI V E R IH CEO OH C C 9.591.01501710'min maxΩ=⨯--=⋅--=k uAmA VV I N I V E R IL OL OLm C C 2.11.0185.010max ax min5、下图中A 、B 、C 三个信号经过不同的传输路径传送到与门的输入端，其中计数器为顺序循环计数，即从000顺序计到111，C 为高位，A 为低位。
A 、B 、C 的传输延分别为9.5nS 、7.1nS 和2nS 。
试分析这个电路在哪些情况下会出现竞争－冒险，产生的毛刺宽度分别是多少。
→011→100→101→110→111→000……①CBA的状态000→001→010→011、100→101、110→111→000的变化过程中无竞争－冒险。
②CBA的状态011→100的过程中，时刻t0：C开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋2ns：CBA的状态为111，与非门输出Y变为“0”；时刻t0＋7.1ns：CBA的状态为101，与非门输出Y变为“1”；时刻t0＋9.5ns：CBA的状态为100，与非门输出Y仍为“1”；毛刺宽度为5.1ns。
③CBA的状态101→110的过程中，时刻t0：B开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋7.1ns：CBA的状态为111，与非门输出Y变为“0”；时刻t0＋9.5ns：CBA的状态为110，与非门输出Y变为“1”；毛刺宽度为2.4ns。
四、实验内容1.用OC 门实现三路信号分时传送的总线结构a.用OC门实现三路信号分时传送的总线结构，框图如图2.5.5所示，功能如表2.5.2所示。
（注意OC门必须外接负载电阻和电源，E C取5V）D 2D 1D 0图2.5.5 三路分时总线原理框图① 查询相关器件的数据手册，计算OC 门外接负载电阻的取值范围，选择适中的电阻值，连接电路。
② 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，注意测量A 2A 1A 0=000时的输出值。
③ 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为什么要选择“DC ”。
④ 器件电源电压V CC 仍为5V ，将E C 改为10V ，重复①和②，分析两者的差别。
注意，不要直接将V CC 改为10V ，避免烧毁器件。
b. 实验数据① 计算R 取值范围时，以该三路分时传送总线电路驱动 8 个 74LS04 中的反相器来计算。
SN74LS04mAI V V uA I HC OL OL CEO 2.526.05.00174max max ===i总线电路驱动 8 个 74LS04 中的反相器时，()()V LS V HC V IH OH 204740174min min =≥ii总线电路不接负载时，()()⎩⎨⎧===-=V E VV E VV E V C C c OH 109.959.41.0minmA I uA I VV LS IL IH IH 4.02020474max max min ===V E C 5=)(106.1810208105.0325'366min max Ω⨯=⨯⨯+⨯⨯-=⋅+-=--IH CEO OH C C I N nI V E R )(102.37104.08102.526.05333max ax min Ω⨯=⨯⨯-⨯-=⋅--=--IL OL OLm C C I N I V E R 此处设计电路中OC 门所驱动负载门个数为0，故)(107.66105.039.45'36min max Ω⨯=⨯⨯-=⋅+-=-IH CEO OH C C I N nI V E R )(5.911102.526.053max ax min Ω=⨯-=⋅--=-IL OL OLm C C I N I V E R选取Ω=k R C 2。
用 OC 门实现的三路信号分时传送的总线结构电路图如下图所示。
按下图连接电路。
② 静态验证V E C 845.4=时，控制输入和数据输入端加高低电平，输出高低电平的电压值如下表所示。
由上表可知，单一控制输入端加高电平时，总线输出电平与数据输入端的输入相符。
控制输入端A 2A 1A 0=000时的输出值为4.843V ，接近于所接于外电源电压C E 。
从输入输出波形图上我们可以看到，控制输入端加高电平时，相应的输出Y 保持与输入信号同样规律变化，实现了三路信号分时传送的总线结构。
我们选择DC 输入耦合方式，是因为所观测的1KHz 的 TTL 连续脉冲信号，含有直流分量。
若选择AC 输入耦合方式，信号中的直流分量被隔开而只能观测到交流成分。
观测数字信号必须选用DC 输入耦合方式。
④ 器件电源电压V CC 仍为5V ，将C E 改为10V 。
V E C 10=)(105.4910208105.03210'366min max Ω⨯=⨯⨯+⨯⨯-=⋅+-=--IH CEO OH C C I N nI V E R )(1087.4104.08102.526.010333max ax min Ω⨯=⨯⨯-⨯-=⋅--=--IL OL OLm C C I N I V E R 此处设计电路中OC 门所驱动负载门个数为0，故)(107.66105.039.910'36min max Ω⨯=⨯⨯-=⋅+-=-IH CEO OH C C I N nI V E R )(1087.1102.526.01033max ax min Ω⨯=⨯-=⋅--=-IL OL OLm C C I N I V E R 选取Ω=k R C 2。