门电路和触发器简介
锁存器、触发器、寄存器和缓冲器的区别
锁存器、触发器、寄存器和缓冲器一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。
锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。
应用场合：数据有效迟后于时钟信号有效。
这意味着时钟信号先到，数据信号后到。
在某些运算器电路中有时采用锁存器作为数据暂存器。
缺点：时序分析较困难。
不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC（专用集成电路）设计中应该说比ff（触发器）要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
（用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一）优点：面积小。
锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。
latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。
二、触发器触发器（Flip-Flop，简写为FF），也叫双稳态门，又称双稳态触发器。
是一种可以在两种状态下运行的数字逻辑电路。
触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。
当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。
第5章 触发器
46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T＇触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表，故有钟控RS触发器的特性方程为：
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品，但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
（2）CP由1变为0，即下降沿到来 时，主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入；同时，从触发器开始工作：由 于主触发器的两个输出始终相反， 故从触发器的输出状态跟随主触发 器的最后输出状态（根据钟控RS触 发器的真值表得到）。故有：
Q Q RS 0
41
组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信...
图
边沿 JK 触发器的波形图
4.3 触发器的逻辑功能及其描述方法 4.3.1 触发器按逻辑功能的分类
一、RS 触发器 表 4.3.1 同步 RS 触发器的功能表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1
特性方程
Q
n
Q
n +1
功 能 保 持 置 “0” 置 “1” 计 数
V CC 2R D 2D 2CP 2S D 2Q 2Q 14 74LS74 1 7 8
1R D 1D 1CP 1S D 1Q 1Q GND
集成负边沿 JK 触发器 这两种 常用的集成负边沿 JK 触发器有 74S112(T3112)和 74LS112(T4112)等， 触发器均为双 JK 触发器。它们有相同的逻辑功能和相同的管脚排列。
4.2 触发器的电路结构与动作特点 4.2.1 基本 RS 触发器的电路结构与动作特点
一、电路结构与工作原理
Q
Q
＆
＆
R S
Q
Q
S
R
图 4.1 两与非门组成的基本 RS 触发器 (a)逻辑符号 (b)逻辑图 两与非门构成，低电平有效。 逻辑表达式
Q n +1 = S Q n
Q n +1 = RQ n
逻辑功能
Q
n
Q
n +1
功 能 保 持 置 “0” 置 “1” 计 数
J ＝0 K ＝×
Q n +1 = J Q n + KQ n
J ＝1 K ＝×
0 1 0 1 0 1 0 1
0 1 0 0 1 1 1 0
0
1
J ＝× K ＝0
J ＝×
十二章触发器
[复习提问]1．与非门的逻辑功能。
2．逻辑门电路和特点。
[新课导入]前面的课程中，我们学习了基本门电路，基本门电路的简单组成组合逻辑电路。
组合逻辑电路的工作特点是输出状态直接受输入信号控制。
输入信号消失了，相应的输出信号也就消失了。
因此，没有记忆功能。
而利用集成门电路也可以组成具有记忆功能的触发器，其电路的输出不仅与输入有关，还与电路原来状态有关。
当输入信号消失后，输出仍保持原来状态不变。
能记忆前一时刻的状态。
因此，人们称之具有记忆功能，这是集成触发器的工作特点。
[新授内容]§12.1集成触发器的基本形式一、什么叫触发器及其状态是指一种具有两种稳定状态的电路。
可分别代表寄存二进制1或0。
当外加触发信号时，触发器能从一种稳态翻转到另一种稳态，即它能按逻辑功能在1、0两数码之间变化。
二、基本RS触发器1．电路组成：将G1的输出耦合到G2的输入，而将G2的输出耦合到G1输入的两个与非门。
将两个与非门交叉耦合。
2．逻辑功能：R 、S 的不同状态组合。
Q n+1的状态。
置0端，复位端。
R 端为0，S 端1时，Q =1而Q=0故叫复位端。
记忆功能：G2输出低电平耦合到G1的输入端，即使端信号撤除，G1输出端仍维持在高电平上，从而实现了记忆功能。
置位端，置1端S触发器Q 端的状态为触发器的状态。
Q 和Q 的关系始终是互补的：当D R =D S =0时，Q=Q =1，撤除D R 、D S 信号后，两个与非门的输出端状态不能肯定。
故这种情况是不能使用的。
翻转：是指在外信号作用下触发器的状态转换的过程。
（1）触发脉冲：外加信号：D R 、D S（2） 正、负触发脉冲及其表示：有无小圆圈。
三、同步RS 触发器 1．组成：（1）时钟脉冲CP 的作用。
主控脉冲（2）G3、G4的作用。
2．钟控同步触发器的工作原理 （1）CP=0时——维持原状 （2）CP=1，R 、S 决定Q 、Q3．逻辑符号：注意：（1）R 、S 无小圆圈、说明是正脉冲触发（CP 上升沿）触发有效。
各类触发器的构造_原理和特性
各类触发器的构造_原理和特性触发器是计算机硬件中常用的一种电子开关装置。
其主要功能是在特定的输入条件下产生特定的输出信号。
触发器分为多种类型，包括RS触发器、JK触发器、D触发器和T触发器等。
每一种触发器都有其独特的构造、原理和特性。
1. RS触发器（Reset-Set触发器）:RS触发器是最常见的一种触发器，其构造基于两个门电路（例如，两个与门或两个或门）。
其中一个门用于控制重置（Reset）信号，另一个门用于控制设置（Set）信号。
RS触发器有两个输入端，分别是重置输入（R）和设置输入（S），以及两个输出：输出Q和补码输出Q'。
其特性是具有存储功能，可以在输入发生信号变化时改变输出状态，表现出较长的存储时间。
2.JK触发器：JK触发器是在RS触发器基础上改进而来的一种触发器。
JK触发器的构造也是基于两个门电路，通常是带有反馈的异或门和与非门。
与RS触发器不同的是，JK触发器引入了时钟输入。
JK触发器具有两个输入端：输入端J和输入端K，以及一个时钟输入。
其特性是能够通过时钟控制输入信号对输出进行改变，还可以通过特定的输入状态实现触发器的保持、复位和设置等功能。
3.D触发器：D触发器是一种特殊的触发器，它仅具有一个输入端（D）和一个时钟输入。
D触发器的构造基于与门和非门。
其工作原理是在上升或下降沿的时钟信号触发下，将输入信号直接传递到输出。
D触发器具有单向传输功能和存储功能，可以在时钟信号的边沿触发时刻改变输出状态，而不会随着输入信号的变化而改变。
4.T触发器：T触发器是一种特殊的JK触发器，其输入端为T输入。
T触发器的构造基于JK触发器，只是将输入J和输入K连在一起，实现对输入信号进行切换。
当T输入为1时，其功能类似于JK触发器的翻转功能，当T输入为0时，T触发器的功能类似于D触发器。
T触发器可以用于频率分频电路、计数器和位移寄存器等应用。
总的来说，触发器是通过特定的输入条件来改变输出状态的电子开关装置。
d触发器芯片
d触发器芯片触发器芯片是一种常见的数字电路芯片，广泛用于数字电子系统中。
触发器芯片的作用是将输入的电平信号转换为稳定的状态信号输出，用于存储和传输信息。
本文将介绍触发器芯片的基本工作原理、常见类型及其应用。
一、触发器芯片的基本工作原理触发器芯片是由多个逻辑门电路组合而成的集成电路。
逻辑门电路是一种由晶体管或其他半导体器件构成的电路，用于进行逻辑运算并产生相应输出。
触发器芯片可以看作由多个逻辑门电路连接而成的级联系统。
输入信号通过逻辑门电路进行逻辑运算，并输出到下一个逻辑门电路。
触发器芯片内部的逻辑门电路通过相应的布尔代数运算，对输入信号的电平进行转换，实现特定的功能。
二、常见类型及应用触发器芯片有多种类型。
常见的触发器芯片有RS触发器、JK 触发器、D触发器等。
1. RS触发器RS触发器是最简单的触发器之一，由两个反馈式逻辑门电路组成。
输入信号通过逻辑门电路实现输出的赋值操作。
RS触发器的输入端包括Set（S）和Reset（R）两个输入端，输出端为Q和Q'两个输出端。
它可以用于存储一个比特的信息，并实现存储器的功能。
2. JK触发器JK触发器是一种扩展的RS触发器，由两个JK逻辑门电路组成。
JK触发器的输入端包括J和K两个输入端，输出端为Q和Q'两个输出端。
JK触发器在RS触发器的基础上增加了使能（CLK）输入，可以实现状态的切换和存储。
3. D触发器D触发器是最常用的触发器，由一个D逻辑门电路组成。
D触发器的输入端为D输入，输出端为Q和Q'两个输出端。
D触发器可以实现存储数据的功能，并在时钟信号的作用下改变状态。
这些触发器芯片的应用非常广泛。
比如，RS触发器常用于时序电路的设计，如计数器、移位寄存器等。
JK触发器常用于状态机的设计，如有限状态自动机等。
D触发器常用于存储器和寄存器的设计，如存储器、缓冲器等。
总结：触发器芯片是一种常见的数字电路芯片，用于将输入的电平信号转换为稳定的状态信号输出。
施密特触发器 门电路符号
施密特触发器门电路符号1. 什么是施密特触发器？施密特触发器是一种常用的数字电路元件，也被称为双稳态触发器。
它由两个互补的门电路组成，能够在输入信号达到特定阈值时切换输出状态。
施密特触发器常用于噪声滤波、信号整形和数字信号处理等应用。
2. 施密特触发器的门电路符号施密特触发器的门电路符号如下所示：_____A | |---->| || |---->| |Q | |---->|_____|其中，A为输入端，Q为输出端。
这个符号表示了施密特触发器的基本功能：输入信号通过门电路的切换作用，控制输出信号的状态。
3. 施密特触发器的工作原理施密特触发器的工作原理基于正反馈的概念。
当输入信号A超过上阈值电压时，输出信号Q将切换为高电平；当输入信号A低于下阈值电压时，输出信号Q将切换为低电平。
这种切换行为是通过两个互补的门电路实现的。
具体来说，施密特触发器由两个比较器（或称为比较门）组成，一个用于上阈值比较，一个用于下阈值比较。
当输入信号A超过上阈值电压时，上阈值比较器输出高电平，使得输出信号Q切换为高电平；当输入信号A低于下阈值电压时，下阈值比较器输出低电平，使得输出信号Q切换为低电平。
4. 施密特触发器的应用施密特触发器在数字电路中有广泛的应用。
以下是一些常见的应用场景：4.1. 噪声滤波施密特触发器可以用来滤除输入信号中的噪声。
由于施密特触发器具有上下阈值电压的特性，只有输入信号的幅值超过一定阈值才会引起输出状态的切换，从而可以有效滤除小幅度的噪声。
4.2. 信号整形施密特触发器可以将输入信号整形为方波信号。
通过适当设置上下阈值电压，可以实现对输入信号的幅值和频率进行调整，使得输出信号更符合特定的需求。
4.3. 数字信号处理施密特触发器可以用于数字信号处理中的触发器设计。
在数字系统中，触发器常用于存储和传输数据。
施密特触发器的双稳态特性使得它非常适合用作触发器元件，能够稳定地存储和传输数字信号。
D触发器的工作原理
D触发器的工作原理D触发器是数字电路中常用的一种触发器，用于储存和延迟信号的变化。
它的工作原理主要涉及到其内部的门电路及触发条件的设计。
下面将详细介绍D触发器的工作原理。
1.结构和符号：D触发器由两个输入端（D和CLK）和两个输出端（Q和/Q）组成。
其中D为数据输入端，CLK为时钟输入端，Q为输出端，/Q为输出端的补码。
符号上，D触发器通常用方块表示，输入和输出用直接连线和箭头表示。
2.存储器原理：D触发器是一种边沿触发器，它在时钟信号的上升沿（CLK=1）时对输入端D的数据进行“存储”（Q输出端的值与D保持一致），在时钟信号的下降沿（CLK=0）时对输入端D的数据进行“传输”（Q输出端的值随D的变化而变化）。
3.工作过程：当时钟信号为低电平时（CLK=0），D触发器处于传输状态，D输入端的数据通过门电路直接传输到输出端。
当时钟信号为高电平时（CLK=1），D触发器处于存储状态，输出信号会根据D输入端的信号在时钟上升沿瞬间被“冻结”住。
4.逻辑门电路设计：-主触发器部分：主触发器的逻辑电路是由一个与非门和一个或非门组成的。
这些门电路的输入端分别连接时钟输入CLK和输入端D。
主触发器的输出端直接作为从触发器部分的输入端。
-从触发器部分：从触发器的逻辑电路由两个与非门组成。
其中一个与非门的输入端连接主触发器的输出端，另一个与非门的输入端连接时钟输入CLK的反相信号。
从触发器的输出端即为D触发器的输出端（Q）。
5.触发条件：D触发器在时钟信号上升沿变为高电平时，只有当D输入端有信号变化时才会触发输出端的变化。
也就是说，在时钟信号上升沿之前的变化是不会对输出端产生影响的。
总之，D触发器的工作原理是通过时钟信号的上升沿触发输入端数据的存储和延迟。
它可以广泛应用于数字电路中，例如计数器、锁存器、触发器等电路的设计中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
门电路和触发器简介
(1)门电路
门电路可以看成是数字逻辑电路中最简单的元件。
目前有大量集成化产品可供选用。
最基本的门电路有3种：非门、与门和或门。
非门就是反相器，它把输入的O信号变成1,1变成O。
这种逻辑功能叫“非”，如果输入是A,输出写成P=Ao与门有2个以上输入，它的功能是当输入都是1时，输出才是1。
这种功能也叫逻辑乘，如果输入是A、B,输出写成P=Λ∙Bo或门也有2个以上输入，它的功能是输入有一个1时，输出就是1。
这种功
能也叫逻辑加，输出就写成P=A+B。
把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门,或门加非门成或非门。
图1是它们的图形符号和真值表。
此外还有与或非门、异或门等等。
电平为O。
(2)触发器
触发器实际上就是脉冲电路中的双稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。
目前也已有集成化产品可供选用。
常用的触发器有D触发器和J—K触发器。
D触发器有一个输入端D和一个时钟信号输入端CP,为了区别在CP端加有箭头。
它有两个输出端，一个是Q一个是Q,加有小圈的输出端是Q端。
另外它还有两个预置端RD和SD,平时正常工作时要RD和SD端都加高电平1,如果使RD=O(SD仍为1),则触发器被置成Q=O；如果使SD=O(RD=I),则被置成Q=I
因此RD端称为置O端，SD端称为置1端。
D触发
器的逻辑符号见图2,图中Q、D、SD端画在同一侧；Q、RD画在另一侧。
RD和SD都带小圆圈，表示要加上低电平才有效。
D触发器是受CP和D端双重控制的，CP加高电平1时，它的输出和D的状态相同。
如D=O,CP来到后，Q=O；如D=I,CP来到后，Q=I。
CP脉冲起控制开门作用，如果CP=O,则不管D是什么状态，触发器都维持原来状态不变。
这样的逻辑功能画成表格就称为功能表或特性表，见图2。
表中Qn÷1表示加上触发信号后变成的状态，Qn是原来的状态。
"X"表示是。
或1的任意状态。
有的D触发器有几个D输入端：D1、D2-它们之间是逻辑与的关系，也就是只有当D1、D2…都是1时，输出端Q才是1。
另一种性能更完善的触发器叫J-K触发器。
它有两个输入端：J端和K端，一个CP 端，两个预置端：RD端和SD端，以及两个输出端：Q和Q端。
它的逻辑符号见图3oJ-K触发器是在CP脉冲的下阵沿触发翻转的，所以在CP端画一个小圆圈以示区别。
图中，J、SD、Q画在同一侧，K、RD、Q画在另一侧。
J-K触发器的逻辑功能见图3。
有CP脉冲时（即CP=I）：J、K都为0,触发器状态不变；Qn+1=Qn,J=0、K=I,触发器被置0：Qn+1=O；J=1、K=O,Qn+1=1；J=I>K=I,触发器翻转一下：Qn+1=Qn。
如果不加时钟脉冲，即CP=O时，不管J、K端是什么状态，触发器都维持原来状态不变：Q
n+1=Qn。
有的J—K触发器同时有好几个J端和K端，J1、J2…和K1、
K2…之间都是逻辑与的关系。
有的J-K触发器是在CP的上升沿触发翻转的，这时它的逻辑符号图的CP端就不带小圆圈。
也有的时候为了使图更简洁，常常把RD和SD端省略不画。