卷积码译码课程设计报告
最新卷积码的Viterbi译码设计设计
卷积码的V i t e r b i译码设计设计摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decodingprocess.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (9)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (17)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (26)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (27)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (33)5.8 本章小结 (34)总结 (35)参考文献 (36)附录1：（2,1,9）卷积编码器原程序 (37)附录2：（2,1,9）Viterbi译码原程序 (39)1.绪论1.1 移动通信及N-CDMA背景人们希望在任何时候、在任何地方、与任何人都能及时沟通联系、交流信息。
基于VHDL的卷积码编解码器的设计报告
长沙理工大学《通信电路EDA》课程项目报告系别计通系专业通信工程班级通信1203班指导教师单树民项目组组长历洋学号201254080312 项目组成员刘鼎新学号201254080330 项目组成员陈士怡学号201254080324 项目组成员侯耀文学号201254080323完成日期2014年11月5日目录1 引言 (3)1.1项目背景 (3)2 卷积码编解码器的结构概述 (4)2.1 卷积码编码器的结构 (4)2.2 卷积译码器的结构 (4)3 卷积码编解码器的VHDL设计 (5)3.1 VHDL设计的优点与设计方法 (5)3.2 卷积码编解码器的VHDL实现 (6)3.2.1 卷积编解码器顶层建模的VHDL描述 (7)3.2.2 用MAX+PLUSⅡ编译后生成的编解码器图形符号错误!未定义书签。
3.2.3 卷积编解码器VHDL仿真波形 (9)4 后记 (11)基于VHDL的卷积码编解码器的设计1 引言1.1项目背景现代数字通信有两个基本的理论基础,即信息论和纠错编码理论,它们几乎是同时在第二次世界大战结束后不久诞生的。
前者首先由Shannon以他的不朽名著“通信的数学理论”为标志建立起来的,而后者则以Hamming的经典著作“纠错和检错编码”为代表。
Shannon信息论主要讨论信息的度量,以及对于信息表示和信息传输的基本限制。
信道编码定理告诉我们,只要信息传输速率小于信道容量,则信息传输可以以任何小的错误概率进行。
但是,Shannon信息论并没有告诉我们如何去实现这一点。
Hanmming提出的纠错编码理论正是为了解决这个问题。
科学技术的发展使人类跨入了高度发展的信息化时代。
在政治、军事、经济等各个领域，信息的重要性不言而喻，有关信息理论的研究正越来越受到重视。
20世纪50年代信息论在学术界引起了巨大的反响。
20世纪60年代信道编码技术有了较大进展，成为信息论的又一重要分支。
信道编码技术把代数方法引入到纠错码的研究，使分组码技术的发展到了高峰，找到了大量可纠正多个错误的码，而且提出了可实现的译码方法。
(完整word版)利用VHDL实现(2,1,2)卷积码编码
专业课程设计报告题 目： 利用VHDL 实现（2,1,2）卷积码编码南昌航空大学信息工程学院20 17 年 6 月 27 日姓 名：专 业：通信工程班级学号： 同 组人 ： 指导教师：专业课程设计任务书2016－2017学年第2 学期第17 周－19 周题目利用VHDL实现（2,1,2）卷积码编码内容及要求1.设计一个（2，1，2）卷积码编码器。
2.在FPGA上用VHDL硬件描述语言实现上述编码器和译码器。
3. 通在试验箱上过拨码开关输入信息序列，观察编码输出（即指示灯的亮灭）进度安排第17周：查阅资料，确定方案，完成原理图设计及仿真；第18周：领取元器件、仪器设备，制作、焊接电路，调试电路，完成系统的设计；第19周：检查设计结果、撰写课设报告。
学生姓名：指导时间：第17～19周指导地点：E楼610室任务下达2017年6 月12 日任务完成2017年6月30日考核方式 1.评阅□√ 2.答辩□ 3.实际操作□√ 4.其它□指导教师夏思满系（部）主任徐新河摘要在现代数字通信中，为降低数据传输的误码率，提高通信质量及其可靠性，常在通信中采用纠错编码技术。
其中卷积码就是一种具有较强纠错能力的纠错码。
由于Vitebrbi译码算法比较容易实现，卷积码得到了广泛应用。
本课题简明地介绍了用EDA技术实现卷积码编码器的实现。
卷积码纠错性能常常优于分组码，是一种性能优越的信道编码。
由于码字之间的相关性，其编码器要利用移位寄存器来存储状态。
随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。
卷积码作为通信系统中重要的编码方式，以其良好的编码性能，合理的译码方式，被广泛应用。
本文在阐述卷积码编码器基本工作原理的基础上，给出了（2,1,2）卷积编码器的VHDL设计，在QuartusⅡ环境下进行了波形功能仿真，并下载到EP1C6T144C8N芯片上进行验证，最终实现输入四位序列，编码输出八位通过指示灯显示。
关键词：卷积码QuartusⅡEP1C6T144C8N目录：摘要 (3)目录： (4)第一章系统设计要求 (5)1.1系统设计要求 (5)第二章系统组成与工作原理 (5)2.1系统组成 (5)2.2编码器设计原理 (5)2.2.1结构图法描述编码器 (6)2.2.2（2,1,2）卷积码的状态转移图 (7)第三章编码器设计方案与对比选择 (8)第四章VHDL语言实现及仿真调试 (9)4.1编码器电路设计 (9)4.2VHDL描述编码器 (10)4.2调试 (12)第五章FPGA编程下载 (15)第六章实验心得 (17)参考文献 (18)第一章系统设计要求1.1系统设计要求1.设计一个（2，1，2）卷积码编码器。
213卷积码编码和译码
No.15 (2,1,3)卷积码的编码及译码摘要：本报告对于 (2,1,3)卷积码原理部分的论述主要参照啜刚教材和课件，编程仿真部分绝对原创，所有的程序都是在Codeblocks 8.02环境下用C语言编写的，编译运行都正常。
完成了卷积码的编码程序，译码程序，因为对于短于 3 组的卷积码，即2 bit 或4 bit 纠错是没有意义的，所以对正确的短序列直接译码，对长序列纠错后译码，都能得到正确的译码结果。
含仿真结果和程序源代码。
如果您不使用Codeblocks 运行程序，则可能不支持中文输出显示，但是所有的数码输出都是正确的。
一、卷积码编码原理卷积码编码器对输入的数据流每次1bit或k bit进行编码，输出n bit编码符号。
但是输出的分支码字的每个码元不仅于此时可输入的k个嘻嘻有关，业余前m个连续式可输入的信息有关，因此编码器应包含m级寄存器以记录这些信息。
k通常卷积码表示为（n,k,m）.编码率r —n当k=1时，卷积码编码器的结构包括一个由m个串接的寄存器构成的移位寄存器（成为m级移位寄存器、n个连接到指定寄存器的模二加法器以及把模二加法器的输出转化为穿行的转换开关。
本报告所讲的（2,1,3）卷积码是最简单的卷积码。
就是n 2，k 1，m 3的卷积码。
每次输入1 bit输入信息，经过3级移位寄存器，2个连接到指定寄存器的模二加法器，并把加法器输出转化为串行输出。
EncoderOuTi>iit编码器如题所示。
二、卷积码编码器程序仿真C语言编写的仿真程序。
为了简单起见，这里仅仅提供数组长度30 bit的仿真程序，当然如果需要可以修改数组大小。
为了更精练的实现算法，程序输入模块没有提供非法字符处理过程，如果需要也可以增加相应的功能。
进入程序后，先提示输入数据的长度，请用户输入int （整型数）程序默认用户输入的数据小于30，然后提示输入01数码，读入数码存储与input数组中，然后运算输出卷积码。
基于matlab的卷积码译码器的仿真设计
数字通信原理课程设计报告书基于matlab的卷积码译码器的仿真设计）1设计目的卷积码是一种向前纠错控制编码。
它将连续的信息比特序列映射为连续的编码器输出符号。
这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。
可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。
对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术。
本课程设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路，并进行误码率分析。
2设计的主要内容和要求（1）要求能熟练地运用Matlab技术对卷积码译码器进行仿真。
（2）运用Matlab中Simulink单元来创建信源模块、信道模块、信宿模块、简易译码器模块等，并运用所有设计的模块来进行仿真。
3 设计原理3.1卷积码卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。
卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。
对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。
卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决，编者注)；另一种是概率译码(软判决，编者注)，概率译码又分为维特比译码和序列译码两种。
门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差。
当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度快。
维特比译码算法是1967年由Viterbi 提出，近年来有大的发展。
目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。
3.2 维特比译码原理采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。
基于matlab的2-3卷积码编码译码设计与仿真毕业设计
方向设计报告课程名称：通信工程方向设计设计名称：2/3卷积码编译码器仿真与性能分析方向设计任务书学生班级：学生姓名：学号：设计名称：2/3卷积码编译码器仿真与性能分析起止日期：2011.12.12-2012.1.6指导教师：设计要求：（1）分析2/3卷积码编码器结构；（2）分析2/3卷积码译码的Viterbi算法；（3）基于SIMULINK进行2/3卷积码的纠错性能仿真；方向设计学生日志时间设计内容12.15-12.17 查看题目及设计要求。
12.18-12.23 查阅相关资料，设计方案。
12.23-12.27 编写报告及调试程序。
12.28-12.29 完善修改课程设计报告。
12.30-12.31 答辩。
方向设计考勤表周星期一星期二星期三星期四星期五方向设计评语表指导教师评语：成绩：指导教师：年月日2/3卷积码编译码器仿真与性能分析摘要：卷积码是一种性能优越的信道编码。
它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。
随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。
本文简明地介绍了卷积码的编码原理和Viterbi译码原理。
并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。
最后，通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。
经过仿真和实测，并对测试结果作了分析。
关键词：卷积码编码器、viterbi译码器、SIMULINK目录一设计目的和意义........................................... 错误！未定义书签。
二设计方法................................................. 错误！未定义书签。
三设计原理................................................. 错误！未定义书签。
实验二 卷积码编码及译码实验
实验二卷积码编码及译码实验一、实验目的通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比译码的原理、过程、特性及其实现方法。
二、实验内容1、观察NRZ基带信号及其卷积编码信号。
2、观察帧同步信号的生成及巴克码的特性。
3、观察卷积编码信号打孔及码速率匹配方法。
4、观察接收端帧同步过程及帧同步信号。
5、观察译码结果并深入理解维特比译码的过程。
6、观察随机差错及突发差错对卷积译码的影响。
三、基本原理1、卷积码编码卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形式进行传输，时延小。
卷积码编码器的形式如图17-1所示，它包括：一个由N段组成的输入移位寄存器，每段有k段，共Nk个寄存器；一组n个模2和相加器；一个由n级组成的输出移位寄存器,对应于每段k个比特的输入序列,输出n个比特。
图17-1 卷积编码器的一般形式由图17-1可以看到，n个输出比特不仅与当前的k个输入信息有关,还与前（N-1）k 个信息有关。
通常将N称为约束长度（有的书中也把约束长度定为nN或N-1）。
常把卷积码记为：（n 、k 、N ），当k =1时，N -1就是寄存器的个数。
编码效率定义为：/c R k n =(17-1)卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和状态图（最的图形表达形式）三种。
一般情况下，解析表示法比较适合于描述编码过程，而图形法比较适合于描述译码。
（1）图解表示法 （2）解析法下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。
（2，1，3）卷积码的约束长度为3，编码速率为1/2，编码器的结构如图17-2所示。
jj图17-2 （2,1,3）卷积编码器这里我们主要介绍码多项式法。
我们可以用多项式来表示输入序列、输出序列、编码器中移位寄存器与模2和的连接关系。
卷积码的Viterbi译码设计设计
摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi 译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decoding process.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (10)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (18)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (27)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (28)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (34)5.8 本章小结 (34)总结 (36)致谢 ............................................................................ 错误！未定义书签。