计算机科学与技术数字逻辑电路习题课4
国开期末考试《数字电路》机考满分试题(第4套)
国开期末考试《数字电路》机考满分试题(第4套)第一部分：选择题（共20题，每题2分，满分40分）1. 以下哪个逻辑门电路的输出端是高电平？A. 与门B. 或门C. 非门D. 异或门2. 下列哪个信号是数字电路中的高电平？A. 0B. 1C. 5D. GND3. 下列哪个触发器具有同步置位和同步复位功能？A. SR触发器B. JK触发器C. T触发器D. D触发器4. 二进制数zzzzzzzz的最高位是？A. 1B. 0C. 无符号位D. 有符号位5. 下列哪种编码方式是正码？A. 8421编码B. 格雷码C. 二进制编码D. 反码6. 下列哪个逻辑电路的输出端是低电平？A. 与门B. 或门C. 非门D. 异或门7. 下列哪个触发器具有异步置位和同步复位功能？A. SR触发器B. JK触发器C. T触发器D. D触发器8. 二进制数zzzzzzzz的十进制表示为？A. 59B. 85C. 63D. 919. 下列哪种编码方式是反码？A. 8421编码B. 格雷码C. 二进制编码D. 反码10. 下列哪个逻辑门电路的输出端是低电平？A. 与门B. 或门C. 非门D. 异或门11. 下列哪个触发器具有同步置位和异步复位功能？A. SR触发器B. JK触发器C. T触发器D. D触发器12. 二进制数zzzzzzzz的最高位是？A. 1B. 0C. 无符号位D. 有符号位13. 下列哪种编码方式是格雷码？A. 8421编码B. 格雷码C. 二进制编码D. 反码14. 下列哪个逻辑电路的输出端是高电平？A. 与门B. 或门C. 非门D. 异或门15. 下列哪个触发器具有异步置位和同步复位功能？A. SR触发器B. JK触发器C. T触发器D. D触发器16. 二进制数zzzzzzzz的十进制表示为？A. 59B. 85C. 63D. 9117. 下列哪种编码方式是二进制编码？A. 8421编码B. 格雷码C. 二进制编码D. 反码18. 下列哪个逻辑门电路的输出端是高电平？A. 与门B. 或门C. 非门D. 异或门19. 下列哪个触发器具有同步置位和同步复位功能？A. SR触发器B. JK触发器C. T触发器D. D触发器20. 二进制数zzzzzzzz的最高位是？A. 1B. 0C. 无符号位D. 有符号位第二部分：填空题（共20题，每题2分，满分40分）21. 一个____位的二进制数可以表示2^n个不同的数值。
数字电路与逻辑设计习题答案
数字电路与逻辑设计习题答案数字电路与逻辑设计习题答案数字电路与逻辑设计是计算机科学与工程领域中的重要基础课程，它涉及到数字信号的处理和转换，以及逻辑门电路的设计和分析。
学习这门课程时，习题是巩固知识和提高能力的重要途径。
下面将给出一些常见的数字电路与逻辑设计习题的答案，希望对大家的学习有所帮助。
1. 设计一个4位二进制加法器电路，实现两个4位二进制数的相加。
答案：一个4位二进制加法器电路可以由四个全加器电路组成。
每个全加器电路有三个输入：两个被加数和一个进位输入，以及两个输出：和位和进位输出。
将四个全加器电路按位级联，将进位输出连接到下一位的进位输入，最后一个全加器的进位输出作为最高位的进位输出。
和位的输出即为两个4位二进制数的和。
2. 给定一个3输入的逻辑电路，输出为1的条件是至少有两个输入为1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用与门和或门组合的方式来实现这个逻辑功能。
首先，将三个输入分别与一个与门的三个输入相连，将输出连接到一个或门的输入。
然后，将三个输入分别与一个或门的三个输入相连，将输出连接到与门的输入。
这样，当至少有两个输入为1时，与门的输出为1，或门的输出也为1。
3. 给定一个4输入的逻辑电路，输出为1的条件是输入中有奇数个1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用异或门实现这个逻辑功能。
首先，将四个输入两两分组，然后将每组的输出与另一组的输出进行异或操作。
最后，将四个异或门的输出连接到一个或门的输入。
这样，当输入中有奇数个1时，异或门的输出为1，或门的输出也为1。
4. 设计一个4位比较器电路，实现两个4位二进制数的大小比较。
答案：一个4位比较器电路可以由四个比较器组成。
每个比较器有两个输入：两个被比较的位，以及一个输出：比较结果。
将四个比较器电路按位级联，将每个比较器的输出连接到下一位比较器的输入。
最后一个比较器的输出即为两个4位二进制数的大小比较结果。
5. 给定一个3输入的逻辑电路，输出为1的条件是输入中的1的个数大于等于2。
数字电子技术基础算术逻辑单元习题详解
数字电子技术基础算术逻辑单元习题详解数字电子技术是现代电子技术的核心领域之一，在数字电子技术中，算术逻辑单元（Arithmetic Logic Unit，简称ALU）是一个重要的组成部分。
本文将详细解析数字电子技术基础算术逻辑单元常见习题，以帮助读者更好地理解和掌握该知识点。
一、二进制加法器习题1. 设计一个4位二进制加法器。
解析：一个4位二进制加法器由四个单独的比特加法器组成。
每个比特加法器由两个输入端（A、B）和两个输出端（S、C）组成。
其中，A和B分别表示加法器的两个输入，S表示输出结果的和，C表示进位位。
这样，我们可以根据题目的要求按照该结构设计一个4位二进制加法器。
2. 实现一个4位二进制加法器，并计算以下两个二进制数的和：1010和0111。
解析：根据题目的要求，我们现在来实现一个4位二进制加法器。
输入A为1010，输入B为0111，输出结果为S和进位位C。
通过将A和B的每一位输入到四个比特加法器中，得到S和C的值，从而完成二进制加法。
最终结果为：和S为10001，进位位C为1。
二、二进制减法器习题1. 设计一个4位二进制减法器。
解析：一个4位二进制减法器由四个单独的比特减法器组成，每个减法器由两个输入端（A、B）和两个输出端（D、Borrow）组成。
其中，A和B分别表示减法器的两个输入，D表示输出结果的差，Borrow表示借位位。
根据题目的要求，我们可以按照该结构设计一个4位二进制减法器。
2. 实现一个4位二进制减法器，并计算以下两个二进制数的差：1010和0111。
解析：根据题目的要求，我们现在来实现一个4位二进制减法器。
输入A为1010，输入B为0111，输出结果为D和借位位Borrow。
通过将A和B的每一位输入到四个比特减法器中，得到D和Borrow的值，从而完成二进制减法。
最终结果为：差D为0011，借位位Borrow 为0。
三、二进制乘法器习题1. 设计一个4位二进制乘法器。
在线网课《数字逻辑(山东联盟-烟台大学)》课后章节测试答案全文
可编辑修改精选全文完整版绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。
A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。
A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。
A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。
福建师范大学22春“计算机科学与技术”《数字逻辑》作业考核题库高频考点版(参考答案)试题号3
福建师范大学22春“计算机科学与技术”《数字逻辑》作业考核题库高频考点版（参考答案）一.综合考核(共50题)1.555的余3码为()。
A.101101101B.010*********C.100010001000D.010*********参考答案：C2.组合逻辑电路的基本单元电路是门电路和触发器。
()A.错误B.正确参考答案：A3.一位十六进制数可以用()位二进制数来表示。
A.1B.2C.4D.16参考答案：C4.奇偶校验码能发现两位(或偶数位)出错。
()A.错误B.正确参考答案：A八路数据选择器应有()个选择控制器。
A.2B.3C.6D.8参考答案：B6.8421BCD码1001比0001大。
()A.错误B.正确参考答案：B7.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
()A.错误B.正确参考答案：A8.CMOS或非门与TTL或非门的逻辑功能完全相同。
()A.错误B.正确参考答案：B9.方波的占空比为0.5。
()A.错误B.正确参考答案：B一个T触发器，在T=1时，来一个时钟脉冲后，则触发器()。
A.保持原态B.置0C.置1D.翻转参考答案：D11.逻辑变量反映逻辑状态的变化，逻辑变量仅能取值“0”或“1”。
()A.错误B.正确参考答案：B12.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
()A.错误B.正确参考答案：B13.一个触发器能够记忆“0”和“1”两种状态。
()A.错误B.正确参考答案：B14.一片四位二进制译码器，它的输出函数有()。
A.1B.8C.10D.16参考答案：DTTLOC门(集电极开路门)的输出端可以直接相连，实现线与。
()A.错误B.正确参考答案：B16.在以原码形式表示中没有符号位。
()A.错误B.正确参考答案：A17.公式化简法中有吸收法、消去法、合并法等等。
()A.错误B.正确参考答案：B18.5个触发器最多可以构成16进制计数器。
计算机科学与技术数字逻辑电路习题课2
1.)(D C B A F ++=，其对偶式为（B ） A.D C AB + B.)(D C B A + C.)(D C B A + D.D C B A +2.函数C B B A AC F ++=，当变量的取值为下列哪些组合时，将出现冒险现象（C ） A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=03.在4 变量函数F （W ，X ，Y ，Z ）中，和最小项Z Y X W 相邻的项是（B ） A.Z Y X W B.Z Y X W C.Z Y X WD.WX YZ4.74LS138 是3 线-8 线译码器，译码输出为低电平有效，若输入100012=A A A 时，输 出01234567Y Y Y Y Y Y Y Y 为（B ） A.00010000 B.11101111C.11110111D.000010005.为实现将D 触发器转换为T 触发器,题图中虚框内应是 什么逻辑门（D ）A.或非门B.与非门C.异或门D.同或门 6.施密特触发器常用于对脉冲波形的（C ） A.延时和定时 B.计数与寄存C.整形与变换D.产生电路7.下列触发器中，没有约束条件的是（D ） A.基本RS 触发器 B.主从RS 触发器 C.同步RS 触发器 D.边沿D 触发器8.已知逻辑变量A 、B 、F 的波形如题图所示，则F 与A 、B 的逻辑关系是（C ）A.F=ABB.F=A ⊕BC.F=A ⊙BD.F=A+B9.八选一数据选择器74LS151组成的电路如题图所示，该电路 实现的逻辑函数是Y=（D ） A.ABC ABC ABC ABC +++ B.ABC ABC + C.BC ABC + D.ABC ABC ABC ABC +++10.下列逻辑电路中为时序逻辑电路的是（ C ） A.变量译码器B.加法器C.数码寄存器D.数据选择器 11.米里型时序电路的输出（ C ）A.只与当前外输入有关B.只与内部状态有关C.与外输入和内部状态有关D.与外输入和内部状态无关 12.八路数据分配器，其地址输入端有多少个（C ） A.1 B.2 C.3 D.413.101键盘的编码器输出多少位二进制代码（C ） A.2 B.6 C.7 D.814.用二进制码表示指定离散电平的过程称为（D ） A.采样 B.量化 C.保持 D.编码15.4位移位寄存器，若4位数码全部移入寄存器中，需串行输入几个脉冲（ C ） A.1 B.2C.4D.816.在何种输入情况下，“与非”运算的结果是逻辑0（D ） A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是117.指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项（C ） A.ＡＢＣ B.Ａ＋Ｂ＋Ｃ＋Ｄ C.ＡＢＣＤ D.Ａ＋Ｂ＋Ｄ 18.已知某电路的真值表如下，该电路的逻辑表达式为（C ） A.C Y = B.ABC Y = C.C AB Y += D.C C B Y +=19.在下列各种电路中，属于组合电路的有（A ） A.编码器 B.触发器 C.寄存器 D.计数器 20.RS 触发器当R=S=0 时，1+n Q =（C ）A.0B.1C.n QD.n Q21.一个具有N 个地址端的数据选择器的功能是（C ） A.N 选1 B.2N 选1 C.N 2 选1 D.()12-N 选122.四选一数据选择器的输出表达式)()()()(013012011010A A D A A D A A D A A D F +++= 若用该数据选择器实现1A F =,则0D ～3D 的取值为（A ） A.110==D D ,032==D D B.030==D D ,112==D DC.13210====D D D DD.0,13210====D D D D 23.引起组合逻辑电路中竞争与冒险的原因是（C ） A.逻辑关系错 B.干扰信号 C.电路延时 D.电源不稳定24.构造一个模10的同步计数器，需要多少个触发器（B ） A.3个 B.4个 C.5个 D.10个25.若在编码器中有50个编码对象，则要求输出二进制代码位数为多少位（B ） A.5 B.6 C.10 D.50 26.一个8选一数据选择器的数据输入端有多少个（D ） A.1 B.2 C.3D.827.一位8421B C D 码计数器至少需要多少个触发器（B ） A.3 B.4 C.5D.1028.某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中 的数左移8位，完成该操作需要的时间是（B ） A.10μS B.80μS C.100μS D.800m s29.将一个时间上连续变化的模拟量转换为时间上断续（离散）的模 拟量的过程称为（A ）A.采样B.量化C.保持D.编码 30.逻辑函数)(B A A Y ⊕⊕==（ A ）A.BB.AC.B A ⊕D. B A ⊕1.J K 触发器的输入端J K 的哪些组合能使J K 触发器按01=+n Q 工作 （ B ）（ C ）（ D ）A.J =K =1B.J =Q ,K =QC.J =Q ,K =1D.J =0,K =1E.J =1,K =12.以下电路中，哪些能够通过加以适当辅助门电路，实现单输出组合 逻辑电路 （A ）（B ）A.二进制译码器B.数据选择C.数值比较器D.七段显示译码器E.编码器3.J K 端哪些输入组合，能使J K 触发器实现特性方程ABQ A Q n n +=+1（A ）（B ）A.J =A B ，K =B A +B.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A BE.J =A B ，K =A B4.三态门的作用有（A ）（B ）（C ）A.作多路开关B.信号双向传输C.构成数据总线D.作O C 门E.作传输门 5.555定时器的组成部件有（A ）（B ）（C ）（D ） A.电阻分压器 B.基本R S 触发器 C.反相器 D.电压比较器 E.定时器6.欲使J K 触发器按n n Q Q =+1工作，可使J K 触发器的输入端设置成哪些组合 （ A ）（C ）（ D ）（ E ） A.J =K =1 B.J =Q ,K =Q C.J =Q ,K =Q D.J =Q ,K =1 E.J =1,K =Q7.下列表达式中不存在竞争冒险的有（ C ）（ D ）（ E ） A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D E.Y =A B +C8.用三线-八线译码器74L S 138和辅助门电路实现逻辑函数122A A A Y +=，可通过下面哪些方式（ A ）（ B ） A.用与非门，Y =765410Y Y Y Y Y Y B.用与门，Y =32Y YC.用或门，Y =32Y Y +D.用或门，Y =765410Y Y Y Y Y Y +++++E.用与非门，Y =32Y Y9.以下关于利用反演规则求函数L 的反函数L 描述正确的是（A ）（B ） （C ）（D ）A.将L 中的与变或，或变与B.将L 中的原变量变反变量C.将L 中的反变量变原变量D.将L 中的1变0，0变1E.运算顺序可以变换10.以下关于T T L 逻辑门和C M O S 逻辑门描述正确的是（A ）（C ）（D ）（E ） A.T T L 不用的输入端可以悬空 B.C M O S 不用的输入端可以悬空 C.T T L 输出的低电平约为0.3V D.C M O S 输出的低电平约为0.1V E.C M O S 的功耗优于T T L1.(3AD.8)16=(_________)10=(___ __)82.CMOS 的最基本的逻辑单元是由 _________ 和 _________ 按照互补对称形式连接起 来构成的。
数字逻辑电路及系统设计习题答案
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）101.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
计算机科学与技术本科《数字逻辑电路》考试题及答案(F)试卷
院系： 专业班级： 学号： 姓名： 座位号：A 、与非门和或非门B 、触发器和组合逻辑电路C 、施密特触发器和或非门D 、整形电路和多谐振荡器 7、用TTL 与非门或CMOS 与非门组成如图1.1电路，使发光管发光的条件为【 B 】。
A 、两类与非门、电位器在任何位置B 、只有CMOS 与非门电位器在任何位置C 、只有TTL 与非门电位器在任何位置D 、两类与非门电位器在任何位置均不能 使发光管发光8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为 【 A 】A 、00B 、01C 、10D 、119、关于图1.2所示555定时器应用电路说法正确的是【 C 】。
A 、组成单稳态触发器B 、组成占空比为50%的多谐振荡器C 、R 1的值越小，输出脉冲占空比越接近50%D 、R 2的值越小，输出脉冲占空比越接近50%10、两片74LS290芯片扩展而成的计数器，最大模数是 【 D 】。
A 、80 B 、20 C 、54 D 、100二、填空题（每小题2分，共20分）三、R R 图 1.2（题1.9）1、逻辑代数中的三种基本的逻辑运算为 与运算 、或运算、 非运算 。
2、在数字逻辑电路中，三极管工作在 饱和 状态和 截止 状态。
3、OC 门称为集电极开路门，多个OC 门输出端并联到一起可实现___ 线与____功能。
4、n 变量逻辑函数最多包含 2n 个最大项。
5、将∑=)7,6,5,3(),,(m C B A F 化简为最简与或式为),,(C B A F = AB AC BC ++。
6、某计数器的输出波形如图2.1所示，该计数器是___ _6 ___进制计数器。
图2.1（题2.6）7、N 个触发器可以构成能寄存___2N ____位二进制数码的寄存器。
8、同步触发器在一个CP 脉冲高电平期间发生多次翻转，称为 空翻 现象。
9、在图 2.2所示的电路中，输出端Y 与输入端A ，B 之间的逻辑关系为Y=A+B 。
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷
院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。
二、填空题（每小题2分，共20分）。
6. 对于T 触发器，当T=______时，触发器处于保持状态。
7. 逻辑函数C B AB F +=的反函数F 为_____________________。
8. 5个变量的逻辑函数全部最大项有_____________________个。
9. 二进制数()20110.101110转换成十进制数是___________________。
10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题课41.十进制数25用8421BCD 码表示为（B ）A .10101B .00100101C .100101D .101012.NPN 晶体三极管工作在饱和区的条件是（C ）A.0<be VB.BS B I I <C.BS B I I ≥D.0=B I3.逻辑函数F=)(B A A ⊕⊕ =（D ）A.BB.AC.B A ⊕D.B A ⊕4.对于J K 触发器，若J =K ，则可完成以下哪种触发器的逻辑功能（C ）A.R SB.DC.TD.T ˊ5.N 个触发器可以构成能寄存多少位二进制数码的寄存器（B ）A.N -1B.NC.N +1D.N 26.石英晶体多谐振荡器的突出优点是（C ）A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭7.编码器中有50个编码对象，要求编码输出的二进制代码的位数为（B ）A.5B.6C.10D.508.下列各函数等式中无冒险现象的函数式是（D ） A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++=9. 把一个五进制计数器与一个四进制计数器串联可得到多少进制的 计数器（D ）A.4B.5C.9D.2010.五个D 触发器构成环形计数器，其计数长度为（A ）A.5B.10C.25D.3211.JK 触发器在时钟CP 作用下，欲使n n Q Q =+1，则JK 端应满足以下哪个条件（D ）A.1,0==K JB.0,1==K JC.0==K JD.1==K J12.在CP 脉冲作用下，只具有置0、置1和保持功能的触发器是（ D ）触发器A.JK 触发B.T 触发器C.T '触发器D.RS 触发器13.施密特触发器有几个稳定状态（C ）A.0B.1C.2D.314.计数器可以用于实现计数，同时还可以用于实现（D ）A.比较B.寄存C.分配D.分频15.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制 计数器，最少应使用触发器的级数为（ B ）A.2B.3C.4D.816.一位十六进制数可以用多少位二进制数来表示（C ）A .１B .２C .４D .1617.以下电路中常用于总线应用的是（A ）A.T S L 门B.O C 门C.漏极开路门D.C M O S 与非门18.以下表达式中符合逻辑运算法则的是（D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=119.T 触发器的功能是（D ）A.翻转、置“0”B.保持、置“1”C.置“1”、置“0”D.翻转、保持20.存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.821.多谐振荡器可产生的波形是（B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波22.一个16选一数据选择器，其地址输入（控制输入）端的个数是（C ）A.1B.2C.4D.1623.引起组合逻辑电路中竞争与冒险的原因是（B ）A.逻辑关系错B.干扰信号C.电路延时D.电源不稳定24.同步计数器和异步计数器比较，同步计数器的最显著优点是（C ）A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P 控制25.N 个触发器可以构成能寄存多少位二进制数码的寄存器（A ）A.N -1B.NC.N +1D.2N26.若用J K 触发器实现特性方程AB Q A Q n 1n +=+，则驱动方程应为（B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B27.一个无符号10位数字输入的D A C ，其输出电平的级数是（C ）A.4B.10C.1024D.10028.同步R S 触发器与基本R S 触发器的主要区别是（C ）A.有无约束条件B.特性方程不同C.有无时钟控制D.输入信号不同29.函数CD AB Y +=的与非-与非表达式（B ） A.CD AB Y += B.CD AB Y = C.CD AB Y = D.CD AB Y +=30.用555定时器构成单稳态触发器，其输出的脉宽为（B ）A.0.7RCB.1.1RCC.1.4RCD.1.8RC1.以下代码中为恒权码的是（A ）（B ）（E ）A .8421BCD 码B .5421BCD 码C .余三码D .格雷码 E.2421BCD 码2.以下电路中可以实现“线与”功能的有（B ）（C ）（D ）A.与非门B.三态输出门C.集电极开路门D.漏极开路门E.或非门 3.求一个逻辑函数F 的对偶式，可通过以下哪些步骤得到（A ）（C ）（D ）A.“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变4.组合逻辑电路消除竞争冒险的方法包含以下哪几种（A ）（B ）（E ）A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰E.增加冗余项消除冒险5.以下器件属于时序逻辑器件的是（A ）（B ）A.计数器B.寄存器C.编码器D.比较器E.译码器6.以下代码中，为无权码的是（C ）（D ）A .8421BCD 码B .5421BCD 码C .余三码D .格雷码 E.2421BCD 码7.当三态门输出高阻状态时，以下说法正确的是（A ）（B ）（D ）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动E.相当于接地8.已知F=A B +BD+CDE+A D ，下列正确的是哪几个（A ）（C ）A.F =D B A +B.F =D B A )(+C.F =))((D B D A ++D.F =))((D B D A ++E.F =B A9.欲使J K 触发器按n n Q Q=+1工作，可使J K 触发器的输入端为以下哪 几种情况（A ）（B ）（D ）（E ）A.J =K =0B.J =Q ,K =QC.J =Q ,K =QD.J =Q ,K =0E.J =0,K =Q10.关于主从JK 触发器，以下叙述正确的是（A ）（B ）（C ）A.存在主、从两个触发器B.主触发器有一次变化的特征C.从触发器在C P 的下降沿向主触发器看齐D.从触发器在C P 的上升沿向主触发器看齐E.从触发器有一次变化的特征1.构造一个模6计数器需要 6 个状态， 3 个触发器。
2.A/D 转换一般要经过 、 、 和 4个过程。
3.构成1024ⅹ8位的存储器需要 片256ⅹ4位的芯片。
4.有一八位倒T 型电阻网络DAC ，已知V U REF 10=，当输入数字信号10000000时，则 输出的电压值为 V 。
5.由两个与非门交叉反馈构成的基本RS 触发器，控制输入端为S 和R ， 则基本RS 触 发器的特征方程是 ，约束条件是6.二进制码11011010表示的十进制数为 ，相应的8421BCD 码为 。
7.D 触发器的特征方程为 ，JK 触发器的特征方程为 。
8.逐次逼近型ADC 的数码位数越多，转换结果越 ，但转换时间越 。
9.二进制数（1011.1001）2转换为八进制数为 ，转换为十六进制数为 。
10.数字电路按照是否具有记忆功能通常可分为两类： 、 。
11.已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 ，或与非表 达式为 。
12.5个变量可构成 个最小项，变量的每一种取值可使 个最小项的值为1。
13.编码的逆过程是 ，完成编码功能的电路叫 。
14.555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。
15.数字电路的基本运算工具是逻辑代数，又称 代数；三种基本运算是 、 、 。
16．对于JK 触发器，若K J =，则可完成 触发器的逻辑功能；若K J =，则可完成 触发器的逻辑功能。
1.格雷码具有任何相邻码只有一位码元不同的特性。
（ ）2.当TTL 与非门的输入端悬空时相当于输入为逻辑1。
（ ）3.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（ ）4.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（ ）5.时序逻辑电路中不必包含触发器。
（ ）6.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（ ）7.TTL 与非门的多余输入端可以接固定高电平。
（ ）8.异或函数与同或函数在逻辑上互为反函数。
（ ）9.D 触发器的特征方程D Q n =+1，与n Q 无关所以D 触发器不是时序电路。
（ ）10.移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。
（ ）1.用代数法将下面的函数化为最简与或式：()BD C D A AB BC A D C B A F ++++=,,,12.用卡诺图法将下列函数化简为最简与或式：()()()∑∑+=14,11,10,6,3,213,12,9,4,1,0,,,2d m D C B A F3.用代数法将下面的函数化为最简与或式：()()[]D C B ABD BC BD A C D C B A F ++++∙=,,,14.用卡诺图法将下列函数化简为最简与或式： ()()()∑∑+=15,14,11,10,9,813,7,5,4,2,0,,,2d m D C B A F1.写出题图所示逻辑电路的输出H 和Y 的逻辑函数表达式，列出真值表，说明电路的逻辑功能。
2.74161组成的电路如题图所示，分析电路，并回答以下问题。
（1）画出电路状态转换图（Q 3Q 2Q 1Q 0）；（2）说出电路的功能。
（74161的功能见表）3.分析如题图所示由边沿D 触发器组成的时序逻辑电路，写出电路的驱动方程、状态 方程，画出状态转换图。
4.试分析题图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。
5.74161组成的电路如题图所示，分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。
（74161的功能见表）6.分析如题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
1.试设计一个8421BCD码的检码电路。
要求当输入量ABCD≤2或≥7时（其中A为最高位，D为最低位），电路输出F为高电平，否则为低电平。
用与非门设计该电路，写出F表达式。
2.试利用下降沿触发的JK触发器设计一个同步八进制减法计数器。