篮球比赛数字记分牌_数字电路

目录

一、设计任务与要求 (1)

二、设计中用到的元件清单 (1)

三、总体方案的设计 (1)

四、模块设计 (2)

五、单元电路的设计 (3)

六、总体电路图 (8)

七、电路工作原理 (8)

八、电路组装与调试 (8)

九、分析与心得 (9)

十、参考文献 (9)

题目：篮球比赛数字记分牌

一、设计任务与要求

设计篮球比赛数字计分牌，以达到以下要求：

1．分别记录两队得分情况；

2．进球得分加2分，罚球进球得分加1分；

3．纠正错判得分减2分或1分；

4．分别用三个数码管显示器记录两队的得分情况。

二、设计中用到的元件清单

CD40192（可预置BCD加/减计数器(双时钟)） ---------------- 2个；

CD4011或74HC00（四2输入与非门） ---------------------- 1个；

CD4027 （双J-K触发器） ------------------------------- 1个；

CD4511（BCD锁存,7段译码,驱动器） -----------------------2个；

LED数码管 ------------------------------------------ 3个；

按键开关 --------------------------------------------- 3个；

二极管 1N4001 ---------------------------------------- 2个

电容 104 ------------------------------------------ 2个；

103 -------------------------------------------- 2个；

电阻 47k -------------------------------------------- 1个；

10kΩ ------------------------------------------ 5个；

2kΩ ------------------------------------------ 14个；

实验板一个；

导线若干等。

三、总体方案的设计

1、篮球比赛数字计分牌要求能分别记录两队的得分的情况，可清零重新开始比赛，所以设置一开关用来复位。

2、计分牌由百、十、个位组成，用LED数码管（共阴）显示，配用相应译

码器CD4511。

3、分数的个位与十位计数用十进制加/减计数器（CD40192）来实现。百位由JK触发器组成只呈现1或不显示状态，即达到100分前只有个位与十位显示，计分系统最多只有199分。

4、用防抖动的按键开关控制计分器的触发信号。

电路主体方框图设计如图1：

四、模块设计

4.1计数/编码电路

加、减输入信号经十进制计数器后分别得到个位、十位的输出信号，然后输入到译码显示电路，十进制计数器由两块CD40192（可预置BCD加/减计数器(双时钟) ）构成。对于百位，也可以采用CD40192计数，但根据生活实际情况，只选择了两种状态，即1和不显示，所以为了避免浪费元件，同时造成接线的麻烦只选用了JK触发器，作为百位计数。

4.2 译码显示电路

一般译码显示电路选用显示译码器和显示器配合好的器件,使得驱动功率足够大，逻辑电平相匹配。本电路系统采用共阴型LED数码管来作为显示部分，用高电平驱动LED数码管时不能用普通TTL译码器，所以选用了CD4511驱动器。

4.3 开关控制输入电路

由于开关的机械振动不适合对反应速度极快的门电路进行控制，否则会发生误计数，所以在本电路设计中要加防抖动电路,使产生稳定的0/1输出。可以选用RS触发器构成的开关电路来消除抖动，此电路也称为单脉冲产生电路，能输出稳定的信号，（如图2）。也可以增设阻容元件来消除开关的抖动，如本实验所采用。

4.4 总体方案的选择

为了简化电路，同时使设计电路的功能很好的实现，选择RC防抖动开关作为输入的开关控制信号，同时，使系统用计数器和JK触发器只显示199分的最高分。

五、单元电路的设计

5.1计数/编码电路设计

双时钟可逆BCD码十进制计数器CD40192。加法时钟端CPu和减法时钟端CPd 由脉冲的上升沿触发，分别完成加、减法计数。数据输出端Qa,Qb,Qc,Qd接到CD4511的ABCD端，进位TCu和借位TCd端分别和上一位计数器CPu和CPd相连。其管脚图和功能表如下图3：

是加计数进位输出端，当加计数到最大计数值9时，发出一个低电平信号（平时为高电平），为减计数借位输出端，当减计数到零时，发出一个低电平信号（平时为高电平）。本电路用两片CD40192构成2位十进制加减计数器，采用串行进位、借位方式级联，每当个位计数器由9复0时，其发出一个负脉冲作十位计数器加计数的时钟信号，使十位计数器加1计数。同理，控制CPd端进行减计数。

计数器CD40192的CPu和CPd端有相互制约的关系，即互为高电平时输入有效。CPu和CPd平时都为高电平，计数时由一个负脉冲的上跳沿触发，所以两个端口的控制信号要稳定。（见下述）百位计数只取了1和不显示，根据实际情况，比赛最高分只取199分，所以显示的最高位用JK触发器，因为它只有0和1两有种状态。本电路采用CD4027 （双J-K触发器），其管脚图和功能表如下图4：

5.2译码\驱动\显示电路设计

CD4511是一块含BCD—七段锁存/译码/驱动/消隐电路于一体的集成电路，其管脚见下图5。

CD4511的1、2、6、7脚为BCD码输入端，在本电路中用于输入计数器输出的BCD码；译码输出端分别是“a-b-c-d-e-f-g”，如图6真值表所示：