第6章输入输出接口技术
计算机控制技术-输入输出接口与过程通道(六)
2.共模干擾及其抑制方法
②光電隔離
模擬信號US經放大後，再利用光電耦合器的線性區，直 接對模擬信號進行光電耦合傳送。
為保證線性耦合，既要嚴格挑選光電耦合器，又要採取 相應的非線性校正措施，否則將產生較大的誤差。
光電隔離前後兩部分電路應分別採用兩組獨立的電源。
2.共模干擾及其抑制方法
③浮地遮罩 採用浮地輸入雙層遮罩放大器來抑制共模干擾。這是利用 遮罩方法使輸入信號的“模擬地”浮空，從而達到抑制共模 干擾的目的。
1.串模干擾及其抑制方法
④從選擇器件入手，利用邏輯器件的特性來抑制串模干擾。
採用高抗擾度邏輯器件
通過高閾值電平
採用低速邏輯器件 使得邏輯電路的工作速度較慢
採用附加電容器
降低某個邏輯電路的工作速度
來抑制低頻雜訊干擾 來抑制高頻干擾 來抑制高頻干擾
⑤採用雙絞線減少電磁感應，並且使各個小環路的感應電勢 互相呈反向抵消。選用帶有遮罩的雙絞線或同軸電纜做信號 線，且有良好接地，並對測量儀錶進行電磁遮罩。
1.串模干擾及其抑制方法
（2）串模干擾的抑制方法 串模干擾的抑制方法應從干擾信號的特性和來源入手。
①採用低通濾波器、高通濾波器、帶通濾波器。 一般情況下，串模干擾均比被測信號變化快，故常用二級阻 容低通濾波網路作為模/數轉換器的輸入濾波器。 當被測信號變化較快時，應相應改變網路參數，以適當減小 時間常數。
(2)共模干擾的抑制方法
①變壓器隔離 利用變壓器把模擬信號電路與數字信號電路隔離開來，也 就是把模擬地與數字地斷開，以使共模干擾電壓Ｕcm不成回路， 從而抑制了共模干擾。 另外，隔離前和隔離後應分別採用兩組互相獨立的電源， 切斷兩部分的地線聯繫。
被測信號US經放大後，首先通過調製器變換成交流信號， 經隔離變壓器T傳輸到副邊，然後用解調器再將它變換為直流 信號US2，再對US2進行A/D變換。
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
Ch6 微型计算机原理与接口技术 答案
解：16位地址信号通过译码电路与74LS244芯片连接。其连接如下图所示。
74LS244
...
…
IOR
A 15
A 13
A 12
A 11
系
A 10
统
A9
总
A8
线
A2
A 14
A7
A6
A5 A4 A3
A A
01
DB
≥1 ≥1
&
D0
I0
I1 D7
. . .
E1 I7
E2
2
www.khd课后a答w案.网com
断点的逆过程。即CPU会自动地将堆栈内保存的断点信息弹出到IP、CS和FLAG中，保证被中断 的程序从断点处继续往下执行。 6.11 CPU满足什么条件能够响应可屏蔽中断？
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
单片机原理及接口技术第6章习题答案
第6章习题答案1、定时器模式2有什么特点？适用于什么场合？答：（1） 模式2把TL0(或TL1)配置成一个可以自动重装载的8位定时器/计数器。
TL0计数溢出时不仅使溢出中断标志位TF0置1，而且还自动把TH0中的内容重新装载到TL0中。
TL0用作8位计数器，TH0用以保存初值。
（2） 用于定时工作方式时间（TF0溢出周期）为()82T H 012T =-⨯⨯初值振荡周期，用于计数工作方式时，最大计数长度（TH0初值=0）为28=256个外部脉冲。
这种工作方式可省去用户软件重装初值的语句，并可产生相当精确定时时间，特别适于作串行波特率发生器。
2、单片机内部定时方式产生频率为100KH Z 等宽矩形波，假定单片机的晶振频率为12MH Z ，请编程实现。
答：5100,110(00)Z f KH t T -==⨯采用定时器选择工作模式50.510-⨯=⨯⨯136（2-X ）12/(1210)13(2)5X -=81871111111111011X ==T0低5位:1BHT0高8位：FFHMOV TMOD,#00H ;设置定时器T0工作于模式0MOV TL0,#1BH ；设置5ms 定时初值MOV TH0,#0FFHSETB TR0 ；启动T0LOOP:JBC TF0,L1 ；查询到定时时间到？时间到转L1SJMP LOOP ；时间未到转LOOP ，继续查询L1：MOV TL0,#1BH ;重新置入定时初值MOV TH0,#0FFHCPL P1.0 ;输出取反，形成等宽矩形波SJMP LOOP ；重复循环3、89C51定时器有哪几种工作模式？有何区别？答：有四种工作模式：模式0，模式1，模式2，模式3（1） 模式0：选择定时器的高8位和低5位组成一个13位定时器/计数器。
TL 低5位溢出时向TH 进位，TH 溢出时向中断标志位TF 进位，并申请中断。
定时时间t=(213-初值)×振荡周期×12；计数长度位213=8192个外部脉冲（2） 模式1：与模式0的唯一差别是寄存器TH 和TL 以全部16位参与操作。
输入输出接口电路
输入输出接口技术第一节接口技术的基本概念一、接口的概念和功能二、接口电路的典型结构三、接口功能第二节I/O端口的编址和译码一、I/O端口的编址方式二、输入/输出指令三、I/O端口的译码第三节CPU与外设间的数据传送方式一、无条件传送方式二、条件传送方式三、中断传送方式四、DMA传送方式一、接口的概念和功能1 接口：指CPU与存储器和外设之间通过总线进行连接的电路部分，是CPU与外界进行信息交换的中转站。
为什么要在CPU与外设之间设置接口电路？其一，CPU与外设两者的信号线不兼容，在信号线功能定义、逻辑定义和时序关系上都不一致；其二，两者的工作速度不兼容，CPU速度高，外设速度低； 其三，若不通过接口，而由CPU直接对外设的操作实施控制，就会使CPU处于穷于应付与外设打交道之中，大大降低CPU的效率；其四，若外部设备直接由CPU控制，也会使外设的硬件结构依赖于CPU，对外设本身的发展不利。
因此，有必要设置接口电路，以便协调CPU与外设两者的工作，提高CPU的效率，并有利于外设按自身的规律发展。
2 接口技术：是研究CPU如何与外部世界进行最佳耦合与匹配，实现双方高效、可靠地交换信息的一门技术，是软件、硬件结合的体现，是微机应用的关键。
微机接口技术综合性很强，所涉及的知识面很宽，包括微机原理、汇编语言（或高级语言）程序设计、电子技术、自控原理以及通信技术等多门课程的基础理论和专业知识。
3.接口技术在微机应用中的作用微机应用系统的研究和微机化产品的开发，从硬件角度来讲，就是接口电路的研究和开发，接口技术已成为直接影响微机系统的功能和微机推广应用的关键。
微机的应用是随着外部设备的不断更新和接口技术的发展而深入到各个领域的。
1从编程角度看，接口内部主要包括一个或多个CPU可以进行读/写操作的寄存器，又称为I/O端口。
2各I/O端口由端口地址区分。
3按存放信息的不同，I/O端口可分为三种类型数据端口：用于存放CPU与外设间传送的数据信息状态端口：用于暂存外设的状态信息控制端口：用于存放CPU对外设或接口的控制信息，控制外设或接口的工作方式。
微机原理与接口技术彭虎(第三版)课本习题答案
第二章1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
逻辑地址由段基址和偏移地址两部分构成，都是无符号的16位二进制数，程序设计时采用逻辑地址，也是1MB。
微机原理与单片机接口技术课后题参考答案_1-6章_
5．若下列字符码（ASCII）中有奇偶校验位，但没有数据错误，采用偶校验的
三、简答题
1．简述微处理器、微计算机及微计算机系统三个术语的内涵。 答：微处理器是微计算机系统的核心硬件部件，它本身具有运算能力和控制功 能，对系统的性能起决定性的影响。微处理器一般也称为 CPU；微计算机是由微处 理器、存储器、I/O 接口电路及系统总线组成的裸机系统。微计算机系统是在微计算 机的基础上配上相应的外部设备和各种软件，形成一个完整的、独立的信息处理系 统。三者之间是有很大不同的，微处理器是微型计算机的组成部分，而微型计算机 又是微型计算机系统的组成部分。 2．什么叫总线？为什么各种微型计算机系统中普遍采用总线结构？ 答：总线是模块与模块之间传送信息的一组公用信号线。 总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩 展和升级变得高效、简单、易行。因此微型计算机系统中普遍采用总线结构。 3．微型计算机系统总线从功能上分为哪三类？它们各自的功能是什么？ 答：微型计算机系统总线从功能上分为地址总线、数据总线和控制总线三类。 地址总线用于指出数据的来源或去向，单向；数据总线提供了模块间数据传输的路 径，双向；控制总线用来传送各种控制信号或状态信息以便更好协调各功能部件的 工作。
2
第 2 章 微处理器及其结构
一、填空题
1．8086/8088 CPU执行指令中所需操作数地址由 EU 计算出 16 位偏移量部分 送 BIU ，由 BIU 最后形成一个 20 位的内存单元物理地址。 2．8086/8088 CPU在总线周期的T1时刻，用A19/S6～A16/S3 输出 20 位地址信息 的最高 4 位，而在其他时钟周期，则输出 状态 信息。 3．8086/8088 CPU复位后，从 0FFFF0H 单元开始读取指令字节，一般这个单 元在 ROM 区中，在其中设置一条 跳转 指令，使CPU对系统进行初始化。 4． 8086系统的存储体系结构中， 1MB存储体分 2 个库， 每个库的容量都是512K 字节， 其中和数据总线D15～D8相连的库全部由 奇地址 单元组成， 称为高位字节库， 并用 BHE 作为此库的选通信号。 5．8086/8088系统中，可以有 64K 个段起始地址，任意相邻的两个段起始地址 相距 16 个存储单元。 6．用段基值及偏移量来指明内存单元地址的方式称为 逻辑地址 。 7．通常8086/8088 CPU中当EU执行一条占用很多时钟周期的指令时，或者在多 处理器系统中在交换总线控制时会出现 空闲 状态。 8．8086 CPU使用 16 根地址线访问I/O端口，最多可访问 64K 个字节端口， 使用 20 根地址线访问存储单元，最多可访问 1M 个字节单元。 9． CPU取一条指令并执行该指令的时间称为 指令 周期， 它通常包含若干个 总 线 周期，而后者又包含有若干个 时钟 周期。 10．设内存中一个数据区的起始地址是1020H：0A1CBH，在存入5个字数据后， 该数据区的下一个可以使用的单元的物理地址是 1020H：0A1D5H 或1A3D5H。 11．8086系统中，默认方式下对指令寻址由寄存器 CS 和 IP 完成，而堆栈段 中的偏移量可由寄存器 SP 或 BP 来指示。 12． 8086的中断向量表位于内存的 00000H~003FFH 区域， 它可以容纳 256 个 中断向量，每个向量占 4 个字节。 13． 8086CPU中典型总线周期由 4 个时钟周期组成， 其中T1期间， CPU输出 地 址 信息；如有必要，可以在 T3和T4 两个时钟周期之间插入1个或多个TW等待周期
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、I/O地址的译码
目的：
确定端口的地址
参加译码的信号：
IOR，IOW，A15 ～ A0
OUT指令将使总线的IOW信号有效
IN指令将使总线的IOR信号有效
15
I/O地址的译码
当接口只有一个端口时，16位地址信号
一般应全部参与译码，译码输出直接选择 该端口；当接口具有多个端口时，则16 位地址线的高位参与译码（决定接口的基 地址），而低位则用于确定要访问哪一个
38
DMA传输: 外设 内存 外设直接与存储器进行数据交换 ，CPU不 再担当数据传输的中介者； 总线由DMA控制器（DMAC）进行控制 （CPU要放弃总线控制权），内存/外设的 地址和读写控制信号均由DMAC提供。 优点：数据传输由DMA硬件来控制，数据直 接在内存和外设之间交换，可以达到很高的传 输速率（可达几MB/秒）
46
链式判优电路原理图
外设1 外设2 外设3
CPU 外设接口1
IREQ 中断确认 菊花链 逻辑电路 中断确认 菊花链 逻辑电路
外设接口2
IREQ
外设接口3
IREQ 中断确认 INTAin 菊花链 逻辑电路
INTA
INTAin
INTAin
INTR
≥1
34
6.3.1 无条件传送方式
适用于总是处于准备好状态的外设 以下外设可采用无条件传送方式： 开关 发光器件(如发光二极管、7段数码管、灯 泡等) 继电器 步进电机 优点：软件及接口硬件简单 缺点：只适用于简单外设，适应范围较窄
35
6.3.2 查询方式
数据线
状态线 控制线
命令寄存器
19
接口的基本构成
数据输入/输出寄存器 —— 暂存输入/输出 的数据
命令寄存器 —— 存放控制命令，用来设定 接口功能、工作参数和工作方式。 状态寄存器 —— 保存外设当前状态，以供 CPU读取。
20
外设接口
输入接口 输出接口 并行接口 串行接口
数字接口
模拟接口
’B’
’C’ ’D’ ’E’ ’F’
01111100
00111001 01011110 01111001 01110001
32
简单I/O接口综合应用例
…… Seg7 DB 3FH,06H, GO: IN AL, 0F1H
5BH,4FH,66H,6DH,
7DH,07H,7FH,67H,77H, 7CH,39H,5EH,79H,71H
31
IOR#
≥1
符号
’0’ ’1’ ’2’
形状
7段码 .gfedcba
符号
’8’ ’9’ ’A’
形状
7段码 .gfedcba
00111111 00000110 01011011
01111111 01100111 01110111
’3’
’4’ ’5’ ’6’ ’7’
01001111
01100110 01101101 01111101 00000111
端口。
16
§6.2 简单数字接口电路
掌握：
接口电路的分类及特点；
两类简单接口芯片的应用
17
一、接口电路的基本构成
I/O接口：
数据
CPU
状态
外设
控制
18
接口的基本构成
AB DB CB 控制 逻辑
状态寄存器 (or 三态门)
译码 电路
数据输入寄存器 (or 三态门) 数据输出寄存器 (锁存器)
A12
MEMW MEMR 高位地 址信号
• • •
D0~D7 A0 • • • A12
WE
OE
译码 D0
译码
CE
READY/BUSY
IOW A0~ A12
380H
26
锁存器接口
通常由D触发器构成； 特点：
具有对数据的锁存能力； 不具备对数据的控制能力
27
常用锁存器芯片
74LS273 8D触发器，不具备数据的控制能力
24
三态门接口应用例
利用三态门作为输入接口（接口地址380H） 接到地址范围为70000H----71FFFH的
EEPROM芯片的READY/BUSY端，当三态门
输出高电平时，可向98C64A写入一个字节数 据，输出低电平时则不能写入。试画芯片与系 统的连接图
25
三态门接口应用例
D0~D7 A0
采用I/O独立编址方式(但地址线与存储器共用)；
最小模式下由IO/M区分是访问内存还是访问端口；
最大模式下用总线控制器信号来区分访问对象 I/O操作只使用20位地址信号中的16位：A15～A0 可寻址的I/O端口数为64K(65536)个 I/O地址范围为0～FFFFH IBM PC只使用了1024个I/O地址(0～3FFH)
设输出接口的地址为F0H
设输入接口地址为F1H 当开关的状态分别为0000～1111时， 在7段数码管上对应显示’0’～’F’
30
F0H = 0000 0000 1111 0000 F1H = 0000 0000 1111 0001
74LS273 7406 Rx8
D0～D7 译码器
IOW#
74LS138
≥1
A7～A4
&
≥1
D0 Q0 | Q1 D7 Q2 Q3 Q4 CP Q5 Q6 Q7
a b c d e f g DP
G G2A G2B C B A Y0
+5V 74LS244 K0～K3 D0
A15～A8
A3 A2 A1 A0
O1 I1 O2 I2
Y1
D1
D2 D3
O3 I3
O4 I4 E1
中断源分为：外部中断、内部中断
8086/8088的外部中断信号：INTR、NMI
42
为何计算机中要引入中断？
提高数据传输率； 避免了CPU不断检测外设状态的过程，提高 了CPU的利用率。 实现对特殊事件的实时响应。如多任务系统 操作系统中： 缺页中断 设备中断 各类异常 实时钟，。。。等
74LS374 含有8个带有三态输出的8D触发器，具 有对数据的控制能力
28
锁存器芯片74LS374
做输出口:
Q0 D0~D7
做输入口:
Q0
D0~D7
. . .
译码器
CP OE
. . .
译码器
OE Q7 CP
外 设
Q7
自外设
29
简单I/O接口综合应用例
根据开关状态在7段数码管上显示数字或 符号
速度匹配(Buffer)
信号的驱动能力(电平转换器、驱动器)
信号形式和电平的匹配(A/D、D/A)
信息格式(字节流、块、数据包、帧)
时序匹配(定时关系)
总线隔离(三态门)
6
接口的功能
I/O地址译码与设备选择
信号格式、电平与类型的转换 命令、数据和状态的缓冲与锁存 信息的输入、输出，对外设进行监测、控制 与管理，中断处理
CPU无需循环查询外设状态，而是外部设备在 需要进行数据传送时才中断CPU正在进行的工 作，让CPU来为其服务。即CPU在没有外设请 求时可以去做更重要的事情，有请求时才去传 输数据，从而大大提高了CPU的利用率。 优点：CPU效率高，实时性好，速度快。 缺点：程序编制较为复杂。
37
6.3.4 DMA传输
AND AL, 0FH
MOV SI, AX MOV AL, ［BX+SI］
OUT 0F0H, AL
JMP GO
……
LEA BX, Seg7 MOV AH, 0
33
6.3 输入输出的控制方式
主机与外设之间数据传送的控制方式有以下四 种： 无条件传送 查询式传送 中断方式传送 直接存储器存取(DMA, Direct Memory Access)
前面三种I/O方式都需要CPU作为中介： 外设 CPU 内存 两个含义：
1）软件：外设与内存之间的数据传送是通过CPU执 行程序来完成的（PIO方式）； 2）硬件：I/O接口和存储器的读写控制信号、地址信 号都是由CPU发出的（总线由CPU控制）。
缺点：程序的执行速度限定了传送的最大速 度（约为几十KB/秒）—解决：DMA传输
21
输入输出接口的特点
输入接口：
要求对数据具有控制能力（常用三态门实现）
输出接口：
要求对数据具有锁存能力（常用锁存器实现）
22
二、基本输入接口
三态门接口：高电平、低电平、高阻态
23
74LS244接口
含8个三态门的集成电路芯片
不具备数据的保存能力 在外设具有数据保持能力时用来输入接口
7
二、I/O端口
I/O端口：接口中的寄存器
数据端口 端口
状态端口
控制端口
8
I/O端口
数据
CPU
状态
外设
控制
9
I/O端口的编址方式
统一编址
独立编址
10
端口与内存的统一编址
特点：
00000H
指令及控制信号统一 内存地址资源减少
内存
地址 960KB
F0000H
I/O地址
64KB FFFFFH