并行存储器
【计算机组成原理】基础知识汇总（必背）
【计算机组成原理】基础知识汇总（必背）整理了⼀下超星上的题⽬以及教材《计算机组成原理第3版》——唐朔飞的课后题。
第 1 章计算机系统概论超星题⽬说明计算机系统的层次结构。
说明冯诺依曼体系结构的特点。
计算机硬件系统由运算器、存储器、控制器、输⼊设备和输出设备5⼤部件组成。
指令和数据以同等地位存储在存储器中，并可按地址寻访。
指令和数据均⽤⼆进制代码表⽰。
指令由操作码和地址码组成，操作码⽤来表⽰操作的性质，地址码⽤来表⽰操作数在存储器中的位置。
指令在存储器内按顺序存放。
通常，指令是顺序执⾏的，在特定条件下可根据运算结果或根据设定的条件改变执⾏顺序。
早期的冯·诺依曼机以运算器为中⼼，输⼊/输出设备通过运算器与存储器传送数据。
知识点：冯·诺依曼机的基本⼯作⽅式是：控制流驱动⽅式冯·诺依曼机⼯作⽅式的基本特点：按地址访问并顺序执⾏指令什么是机器字长、指令字长、存储字长？机器字长是指CPU⼀次能处理数据的位数，通常与CPU的寄存器位数有关。
指令字长是⼀个指令字中包含⼆进制代码的总位数。
指令字长取决于从操作码的长度、操作码地址的长度和操作码地址的个数。
存储字长是⼀个存储单元存储⼆进制代码的位数。
存储字是存放在⼀个存储单元中的⼆进制代码组合存储单元是存放⼀个存储字的所有存储元集合。
其他存放欲执⾏指令的寄存器是：IR⼀个8位的计算机系统以16位来标⽰地址，则该计算机系统中有（65536）个地址空间。
指令流通常是（主存流向控制器）CPU内通⽤寄存器的位数取决于（机器字长）。
课后题什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电⼦线路和物理装置。
计算机软件：计算机运⾏所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺⼀不可，因此同样重要。
解释下列概念：主机、 CPU 、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
数字逻辑与计算机组成原理：第三章 存储器系统(1)
A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止， 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电 流，读出0。
3)若存储元原存1，A点为高电 平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的 读 操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储
串行存储器工作原理
串行存储器工作原理一、什么是串行存储器串行存储器（Serial Memory）是一种特殊的存储器，它使用串行的方式来存储和访问数据。
与传统的并行存储器相比，串行存储器具有更高的存储密度和更低的功耗。
二、串行存储器的结构串行存储器主要由以下几个部分组成：1. 输入寄存器（Input Register）输入寄存器用于接收输入数据，并将其转换成串行信号。
它通常由一个移位寄存器构成，能够将并行数据按顺序转换成串行信号。
2. 存储单元（Memory Cell）存储单元是串行存储器的核心部分，它用于存储数据。
每个存储单元都有一个唯一的地址，通过地址线可以选择访问特定的存储单元。
3. 控制电路（Control Circuit）控制电路用于控制串行存储器的各种操作，如读取、写入、擦除等。
它通常由逻辑门电路和时钟信号组成，能够根据特定的时序控制存储器的工作。
三、串行存储器的工作原理串行存储器的工作原理可以分为写入和读取两个过程。
1. 写入写入操作是将数据从输入寄存器写入到存储单元的过程。
1.将待写入的数据加载到输入寄存器中。
2.控制电路通过时钟信号将输入寄存器的数据传输到存储单元。
3.存储单元将数据按位存储，通常采用非易失性存储器（如闪存）来实现数据的长期保存。
2. 读取读取操作是将存储单元中的数据读取到输出寄存器的过程。
1.控制电路通过地址线选择要读取的存储单元。
2.存储单元将选中的数据按位传输到输出寄存器。
3.输出寄存器接收到数据后，可以进行进一步的处理和传输。
四、串行存储器的优势和应用串行存储器相对于并行存储器具有以下几个优势：1.存储密度高：串行存储器可以将数据按位存储，因此能够实现更高的存储密度。
2.功耗低：串行存储器只需要在数据传输时才消耗能量，而在空闲时几乎不消耗能量，因此功耗更低。
3.成本低：由于串行存储器的结构相对简单，制造成本更低。
串行存储器广泛应用于各种领域：•移动设备：由于移动设备对功耗和存储密度要求较高，串行存储器被广泛应用于手机、平板电脑等设备中。
第6章阵列处理机
第 6 章 并行处理机和相联处理机
第6章 阵列处理机
6.1 阵列处理机的原理
第 6 章 并行处理机和相联处理机
6.1.2 ILLIACⅣ的处理单元阵列结构 由于阵列处理机上的并行算法的研究是与结构紧密联系 在一起的，因此，下面先介绍一下ILLIACⅣ阵列机上处理单 元的互连结构。ILLIACⅣ是采用如图6-1所示的分布存储器构 形，其处理单元阵列结构如图6-3所示。其中，PUi 为处理部 件，包含64位的算术处理单元PEi、所带的局部存储器PEMi和
用到下面的累加和并行算法。即使如此，就K的并行来说，
速度的提高也不是8倍，而只是8/log28，接近于2.7倍。
第 6 章 并行处理机和相联处理机
3.累加和 这是一个将N个数的顺序相加转为并行相加的问题。为 得到各项累加的部分和与最后的总和，要用到处理单元中的 活跃标志位。只有处于活跃状态的处理单元才能执行相应的 操作。为叙述方便取N=8，即有8个数A(I)顺序累加，其中 0≤I≤7。 在SISD计算机上可以写成下列FORTRAN程序： C=0
PEM内，且在全部64个PEM中，让A、B和C的各分量地址
均对应取相同的地址α、α+1和α+2，如图6-4所示。这样， 实现矩阵加只需用下列三条ILLIACⅣ汇编指令：
第 6 章 并行处理机和相联处理机
LDA ADRN
Hale Waihona Puke ALPHA ;全部(α)由PEMi送PEi的累加器RGAi ALPHA+1 ;全部(α+1)与(RGAi)浮点加，结果送 RGAi
计算机组成原理1
一、填空题1 字符信息是符号数据，属于处理（非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCLL ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（时间 ）并行技术。
4 虚拟存储器分为页式、（段 ）式、（ 段页 ）式三种。
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ 地址码 ）字段，它们用于指定（ 寄存器 ）2个源操作数和1个目标操作数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（指令周期 ），它常用若干个（ CPU周期 ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（推断寄存器 ）和8个（ 分支寄存器）。
8 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是（MB/s ）。
9 DMA控制器按其结构，分为（选择型 ）DMA控制器和（ 多路型 ）DMA控制器。
前者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（英特尔64体系结构）和（安腾体系结构 ）。
前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。
1 在计算机术语中，将ALU控制器和（ 内 ）存储器合在一起称为（主机 ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。
3 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。
前者的速度比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（存储器带宽 ）和（ 存储周期 ）。
计算机组成原理
《计算机组成原理》主干课程考试考前辅导一、题型和分值选择题5*3=15填空题5*3=15计算题3*10=30问答题3*9=27综合分析题1*13=13二、考点和典型例题（蓝色为小题考点，绿色为大题考点）第1讲：计算机系统概论•计算机的分类•计算机的性能指标•计算机的硬件p6-11冯•诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。
答：冯•诺依曼型计算机的硬件主要有：1）运算器，主要功能是进行加、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU （算术逻辑运算部件）；2）存储器，其功能是存储程序和数据信息；3）控制器，向计算机各部件发出控制信息的部件，其功能：控制指令的读出、解释和执行、中断事件的处理等；4）输入/输出(I/O)设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5）适配器：其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。
•计算机系统的层次结构p13-14计算机系统是一个由硬件、软件组成的多级层次结构，由下至上各层级分别是：微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。
•软件与硬件的逻辑等价性p14随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。
任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。
这就叫“软件与硬件的逻辑等价性”。
例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。
第2讲：数据与文字的表示方法•数据格式p16-19 (不要求IEEE754标准的浮点数格式)•数的机器码表示p19-22•不同机器码之间的转换•用8位（含符号位）机器码表示整数，能表示的最大正整数和最小负整数分别原、反-127~+127 ；补、移-128~+127 •浮点数规格化p17•若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。
AT89S52单片机外部存储器的扩展
22
图8-6 存储器空间被划分成每块4KB
2233
2.2 外部地址锁存器 受引脚数的限制，P0口兼用数据线和低8位地址线，为了将
它们分离出来，需在单片机外部增加地址锁存器。目前，常用 的地址锁存器芯片有74LS373、74LS573等。 1．锁存器74LS373
2．译码法 使用译码器对AT89S51单片机的高位地址进行译码，译码
输出作为存储器芯片的片选信号。这种方法能够有效地利用 存储器空间，适用于多芯片的存储器扩展。常用的译码器芯 片有74LS138（3线-8线译码器）、74LS139（双2线-4线译码 器）和74LS154（4线-16线译码器）。
1144
2288
2．锁存器74LS573 也是一种带有三态门的8D锁存器，功能及内部结构与74LS373
完全一样，只是其引脚排列与74LS373不同，图8-10为74LS573引 脚图。
由图8-10，与74LS373相比，74LS573的输入D端和输出Q端依次 排列在芯片两侧，为绘制印制电路板提供方便
引脚说明： D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引脚与74LS373的G端功能相 同。
4
1 系统扩展结构 AT89S52单片机采用总线结构，使扩展易于实现，
AT8பைடு நூலகம்S52单片机系统扩展结构如图8-1所示。
图8-1 AT89S52单片机的系统扩展结构
55
由图8-1可以看出，系统扩展主要包括存储器扩展和I/O 接口部件扩展。
AT89S52单片机的存储器扩展即包括程序存储器扩展又包 括数据存储器扩展。AT89S52单片机采用程序存储器空间和 数据存储器空间截然分开的哈佛结构。扩展后，系统形成了 两个并行的外部存储器空间。
重庆大学 系统结构 题库 名词解释
传输时延（Transport latency）：它等于"飞行"时间和传输时间之和。它是消息在互连网络上 所花费的时间，但不包括消息进入网络和到达目的结点后从网络接口硬件取出数据所花费的时 间。（9）
16、MPP：基于分布存储的大规模并行处理系统（10）
17、S2MP：是一种共享存储的体系结构，和大规模的消息传递系统相比，它支持简单的编程 模型，系统使用方便，是对 SMP 系统在支持更高扩展能力方面的发展。（10）
18、SMP：SMP 称为共享存储型多处理机(Shared Memory mulptiProcessors), 也称为对称型 多处理机（Symmetry MultiProcessors）(10)
"飞行"时间（Time of flight）：消息的第一位信息到达接收方所花费的时间，它包括由于网络 中转发或其它硬件所起的时延（9）
传输时间（Transmission time）：消息通过网络的时间，它等于消息长度除以频宽。（9）
频宽（Bandwidth）：它是指消息进入网络后，互连网络传输信息的最大速率。它的单位是兆 位/秒，而不用兆字节/秒。
28、虚拟直通(virtual cut through) ：目前有一些多计算机系统采用的是虚拟直通的寻径方式 。 虚拟直通的寻径方式的思想是，为了减少时延，没有必要等到整个消息全部缓冲后再作路由选 择，只要接收到用作寻径的消息头部即可判断。 （9）
29、存储转发寻径：存储转发寻径(store and forward) 在存储转发网络中包是信息流的基本单
(3) 顺序流动：一串连续任务在流水线中是一个接一个地在各个功能段中间流过的。从流水线 的输出端看，任务流出流水线的顺序与输入端的任务流入顺序完全相同 ，这种控制方式称为顺 序流动方式
计算机系统结构
加速比可以表示如下：
Ws + G(n)Wp S = * = * Ws +Wp / n Ws + G(n)Wp / n
* n * s * p
W +W
其中：
在单个处理机上顺序执行的工作负载与问题的规模 或系统的规模无关，即：
Ws = Ws' = W
* s
而G(n)反映的是存储容量增加n倍时并行工作负载增 加的倍数。
增大问题规模的办法使所有处理机保持忙碌状态，在问题扩大到 与可用的计算能力匹配时，程序中的顺序部分就不再是瓶颈了。 当处理器数目n=1024，加速比Sn随α变化的情况如下：
S1024' = n −α(n −1 =1024 −1023 ) α
Sn’
1100
1050
1024
1000
1014 1004
993 983
W +W s p Sn = W +W / n s p
设串行因子α为串行部分所占的比例。即
W s W p α= 或 −α = 1 W +W s p W +W s p
代入即得Amdahl’law：
W +W s p 1 W +W s p ∴Sn = = W s W /n p α + (1−α) / n + W +W s p W +W s p
2.1.3 三种加速比性能模型
1.固定负载加速比性能模型—Amdahl定律
在许多实时应用领域，计算负载的大小常固 定。在并行机中，此负载可分布至多台并行执行， 获得的加速比称为fixed-load speedup。一个问题的 负载可表示如下： W = Ws + Wp 其中，Ws代表问题中不可并行化的串行部分负载， Wp表示可并行化的部分负载。 则n个节点情况下，加速比可以表示如下：
7.2 外部存储器扩展
7.2.1 常用的静态RAM（SRAM）芯片
图7-10 常用RAM引脚
7.2.1 常用的静态RAM（SRAM）芯片
RAM存储器有读出、写入、维持3种工作方式，见表7-5。
7.2.2 并行扩展RAM的扩展接口
访问外扩数据存储器，要由P2口提供高8位 地址，P0口提供低8位地址和8位双向数据总线。 AT89S51对片外RAM的读和写由AT89S51的RD* 和WR*信号控制，片选端CE*由地址译码器译码 输出控制。因此，接口设计主要解决地址。
7.2.5 单片机外扩数据存储器RAM6264的案例设计
程序说明：主程序中的共有两个for循环，第1个 for循环，完成将数据1~64写入起始地址0x0000的 64个字节，第2个for循环，完成将这64个字节数据 64~1反向复制到起始地址0x0080开始的64个单元中。
学习进步
7.2.4 并行扩展数据存储器的设计
表7-7 各62128芯片的地址空间分配
【例7-1】编写程序将片外数据存储器中的0x5000～0x50FF 的256个单元全部清“0”。参考程序：
xdata unsigned char databuf[256] _at_0x5000; void main(void) {
7.2.3 读写片外RAM的操作时序
1．读片外RAM的时序
AT89S51单片机若外扩一片RAM，应将其引脚与 RAM芯片的引脚连接，引脚与芯片引脚连接。ALE信号的 作用是锁存低8位地址。
AT89S51单片机读片外RAM的时序如图7-11所示。
7.2.3 读写片外RAM的操作时序
1．读片外RAM的时序
图7-13所示为用线选法扩展外部数据存储器的电路。数据 存储器选用6264，该芯片地址线为A0～A12，故AT89S51单 片机剩余地址线为3条。用线选法可扩展3片6264，3片6264 的存储器空间如表7-6所示。