数字电路设计 第6章 半导体存储器与可编程逻辑器件
可编程逻辑实验报告(3篇)
第1篇一、实验目的1. 熟悉可编程逻辑器件（FPGA）的基本原理和操作方法。
2. 掌握使用FPGA进行数字电路设计的流程。
3. 学会使用FPGA进行简单数字电路的设计与实现。
二、实验器材1. FPGA开发板2. 编译器软件（如Xilinx ISE、Vivado等）3. 实验指导书4. 实验数据线三、实验原理可编程逻辑器件（FPGA）是一种基于半导体工艺的可编程数字电路，具有高集成度、高速度、可重构性强等特点。
FPGA通过内部逻辑单元（如查找表、触发器等）来实现各种数字电路功能。
本实验主要涉及以下原理：1. 数字电路基本原理2. 可编程逻辑器件（FPGA）的基本结构和工作原理3. 编译器软件的使用方法四、实验步骤1. 熟悉开发板（1）认识开发板上的各个模块，如时钟模块、输入输出模块、存储器模块等。
（2）了解开发板上各个模块的功能和作用。
2. 设计数字电路（1）根据实验要求，设计所需的数字电路。
（2）使用原理图或HDL语言进行电路描述。
3. 编译与下载（1）使用编译器软件对设计的数字电路进行编译。
（2）生成比特流文件。
（3）将比特流文件下载到FPGA中。
4. 测试与验证（1）观察FPGA上各个模块的输出信号，验证电路功能是否正确。
（2）使用示波器等仪器进行波形观察，进一步验证电路功能。
五、实验内容1. 设计一个4位全加器（1）原理图设计：使用原理图编辑器设计4位全加器电路。
（2）HDL语言设计：使用HDL语言描述4位全加器电路。
（3）编译与下载：将设计的电路编译成比特流文件，下载到FPGA中。
（4）测试与验证：观察FPGA上各个模块的输出信号，验证4位全加器电路功能是否正确。
2. 设计一个8位奇偶校验器（1）原理图设计：使用原理图编辑器设计8位奇偶校验器电路。
（2）HDL语言设计：使用HDL语言描述8位奇偶校验器电路。
（3）编译与下载：将设计的电路编译成比特流文件，下载到FPGA中。
（4）测试与验证：观察FPGA上各个模块的输出信号，验证8位奇偶校验器电路功能是否正确。
微电子第六章集成电路计算机辅助设计
(1)版图生成
对数字电路，目前已有不少版图白动设计软件。但是对模拟集成电路， 基本还要依靠手工设计，即调用版图设计软件中的版图绘制模块，由 设计人员以人机交互方式完成版图的绘制。
(2)版图校验
为了保证生成的版图“正确无误”，一般需要进行下述3方面校验工作。 (a)设计规则校验(DRC：Design Rules check)：检查版图几何尺寸是否
6.1.1 计算机辅助设计（CAD)和设计自动 化(DA)
1 设计自动化[DA]
如果计算机能根据集成电路的设计指标要求， 自动完成电路设计和版图设计任务，就称之为设 计自动化(Design Automation)。
2 计算机辅助设计[CAD]
目前在集成电路的设计领域内，只对个别的情况， 例如采用可编程逻辑阵列 (PLA)结构实现的集成 电路，做到了设计自动化。大部分集成电路设计 中，要由 “人”为主导，同时需借助于计算机帮 助入工迅速而准确地完成设计任务。
6.1.2 CAD技术的优点
(a)减轻人工劳动，缩短设计周期：在集成电路版图 设计中要绘制、修改版图并要处理大量数据。
(b)保证设计的正确性：用手工方法绘版图和统计坐 标数据时，在几十万甚至几百万个矩形图形和坐 标数据中山现个别错误几乎是不可避免的。
(c)提高设计质量、节省设计费用：采用CAD技术可 以不必经过投片，而在线路设计阶段可对不同方 案进行计算机模拟分析，选取出较好的方案，并 进而对择优选用的电路进行灵敏度分桥、容差分 析和中心值优化设计，在提高设计质量的同时又 节省了研制费用。
6.2.2 OrCAD／Capture CIS软件
1. Capture CIS软件的构成
6.2.2 OrCAD／Capture CIS软件
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
2024版《数字电子技术》电子教案范文
03
CATALOGUE
组合逻辑电路分析与设计
组合逻辑电路概述
组合逻辑电路定义
在任何时刻，输出状态只决定于同一 时刻各输入状态的组合，而与电路以 前状态无关，而与其他时间的状态无 关。
组合逻辑电路特点
组合逻辑电路应用
广泛应用于计算机、通信、控制等领 域。
逻辑功能清晰、易于理解；电路结构 简单、易于实现。
根据已知的逻辑功能，利用逻辑代数 法、真值表法或卡诺图法进行分析和 设计。
模块化设计法
将复杂的逻辑功能分解为若干个简单 的模块，分别进行设计和实现，最后 再将各个模块组合起来。
自动化设计法
利用计算机辅助设计软件，如EDA工 具，进行自动化设计和优化。
可编程逻辑器件设计法
利用可编程逻辑器件（如FPGA、 CPLD等）进行组合逻辑电路的设计 和实现。
简要介绍PLD、FPGA等可编程逻辑器件的基本原理和应用。
数字系统设计
从系统层面出发，介绍数字系统的设计方法，包括硬件描述语言、系 统设计工具等。
数字信号处理
简要介绍数字信号处理的基本概念、算法和应用，如滤波、变换等。
数字电子技术在通信、计算机等领域的应用
举例说明数字电子技术在通信、计算机等领域的应用，如数字通信、 计算机接口电路等。
1 2
半导体存储器概述 简要介绍半导体存储器的定义、分类、发展历程 等基本概念。
半导体存储器工作原理 详细阐述半导体存储器的工作原理，包括存储单 元、地址译码、读写控制等关键部分。
3
半导体存储器应用 列举半导体存储器在各个领域的应用实例，如计 算机内存、移动设备存储、数据中心存储等。
可编程逻辑器件原理及应用
具有记忆功能，输出状态受输入信号和电路原状态共同控制。
本科专业认证《数字电路与逻辑设计A》课程教学大纲
《数字电路与逻辑设计A》课程教学大纲（Digital Circuits and Digital DesignA）编写单位：计算机与通信工程学院计算机科学与技术系编写时间：2021年7月《数字电路与逻辑设计A》课程教学大纲一、基本信息课程名称：数字电路与逻辑设计A英文名称：Digital Circuits and Digital Design A课程类别：专业教育课程课程性质：必修课课程编码：0809000146学分：4总学时：64 其中，讲授64学时，实验0学时，上机0学时，实训0学时适用专业：计算机科学与技术先修课程与知识储备：高等数学、大学物理后继课程：计算机组成原理、嵌入式系统二、课程简介《数字电路与逻辑设计A》是计算机科学与技术专业学生的一门必修专业基础课程，是该专业学生学习有关“电”的重要工程基础类课程。
本课程首先学习电路的基本规律、定理以及电路的分析方法。
然后学习模拟电子电路的基本原理及分析设计方法，包括半导体器件、放大电路、集成运算放大器等相关知识。
最后学习数字逻辑电路的基本原理、基本分析方法和基本设计方法，掌握数字集成电路的使用，了解可编程逻辑器件原理和数字电路EDA设计概念，为后续专业课程的学习打下基础。
三、教学目标1、课程思政教学目标：集成电路产业的重要性、国内外差距现状、国内优势领域、创新意识培养、家国情怀和责任意识、严肃认真的科学作风。
2、课程教学总目标：通过本课程的教学，使学生掌握电路的基本理论知识和基本分析方法，以及模拟电路和数字电路的相关理论、分析和设计方法，培养学生的科学思维能力和理论联系实际解决问题的能力。
3、课程目标与学生能力和素质培养的关系：课程思政目标有利于培养学生的爱国意识、专业素养和良好的工作作风；课程教学目标有利于培养学生对计算机科学与技术中涉及到的模拟电路和数字电路问题进行分析和设计的能力。
4、毕业要求—课程目标关系（OBE结果导向）表1 毕业要求-课程目标关系表注：表中“H（高）、M（中）、L（弱）”表示课程与各项毕业要求的关联度。
可编程逻辑器件简介
可编程逻辑器件PLD出现于70年代，是一类半定制逻辑 器件，它为允许用户最终把自己所设计的逻辑电路直接写入 到芯片上提供了技术基础。
使用这类器件可及时方便地研制出各种所需的逻辑电路， 并可重复擦写多次，因而它的应用越来越受到重视，上节存 储器中介绍的PROM、EPROM、E2PROM皆属于可编程逻 辑器件。
16.5 可编程逻辑器件简介
16.5.1 PLD的发展 16.5.2 FPGA的结构
第16章 半导体存储器与可编程逻辑器件
2010.03
集成电路的发展，一是集成度的提高，从小规模集成电路 到超大规模集成电路；二是逻辑功能的完善，除通用集成电路 外，各种功能的专用集成电路大量出现；三是可编程器件的出 现，可根据需要编程，并可擦除重新编写程序。
第16章 半导体存储器与可编程逻辑器件
2010.03
可编程逻辑器件大致经历了从PROM、PLA、PAL、GAL、 EPLD、FPGA、 CPLD的发展过程，在结构、工艺、集成度、 功能、速度和灵活性方面都有很大的改进和提高。
可编程逻辑器件大致的演变过程如下：
1．70年代，熔丝编程的只读存储器PROM和可编程逻辑阵 列PLA（Programmable Logic Array）器件是最早的可编程 逻辑器件。70年代末，AMD公司开始推出可编程阵列逻辑 PAL （Programmable Array Logic）器件。
第16章 半导体存储器与可编程逻辑器件
2010.03
内嵌专用硬核
底层嵌入 功能单元 可编程布线资源
可编程逻辑单元块
可编程I/O单元
嵌入式RAM
图16.4.8 FPGA的结构 第16章 半导体存储的抗干扰能力和很高的可靠
第6章 大规模集成电路
6.3. 1、ROM的结构
ROM主要由地址译码器、存储矩阵和输出缓冲器3部分组 成。存储矩阵用许多结构相同的存储单元组成，存储单元 可用二极管构成，也可用 BJT或MOS管构成 . 6.3. 2 掩模式只读存储器（固定ROM） 掩模式ROM在出厂时内部存储的数据已经固化在芯片内部， 故它在使用时内容不能更改，只能读出其中的数据。
6.1.3 半导体存储器的主要技术指标
1. 存储容量存储器中所有存储单元的数目。例如一 个内含1024个存储单元的存储器，其存储容量为1K （1K = 1024 ）。
2. 存取时间 一般用读（或写）的周期来表示，存储器连 续两次读出（或写入）操作所需的最短时间间隔称为读 （或写）周期。
6.2 随机存取存储器（RAM）
2）写操作程序
使X、Y同时为高电平,使V3、V4、V7、V8管导通。 输入数据从器件的I/O端通过读/写控制电路加到D、 端，然后通过V7、V8传输到位线B和上，再经过V3、 V4管将数据写入C1或C2 。
6.2.2 RAM容量的扩展 1) 位数的扩展 即增加RAM芯片的字长. 位扩展可以利用 芯片的并联方式实现，即将RAM的地址线、R/W线和片选 信号线对应地并接在一起，而各个片子的输入/输出（I/O） 作为字的各个位线。
6.1 半导体存储器 6.1.1 半导性高、价格低、外围电路简单和易于批量生产的特点，它
用来存储程序和大量的数据，是计算机和数字系统中不可缺 少的组成部分。
6.1.2 半导体存储器的分类 1. 按照制造工艺分为双极型和MOS存储器双极型存储器具 有速度快、功耗大、价格高的特点，主要用于高速应用场合， 如计算机中的高速缓存；而MOS存储器以MOS触发器或电 荷存储器件作为基本存储单元，具有集成度高、功耗小、价 格低的特点，主要用于大容量存储系统，如计算机内存。
可编程逻辑器件设计实验报告
可编程逻辑器件设计实验报告可编程逻辑器件设计实验报告实验背景近年来，随着计算机技术的飞速发展，可编程逻辑器件逐渐成为了计算机领域中不可或缺的一部分。
可编程逻辑器件是一种能够通过编程实现特定功能的电路器件，具有广泛的应用范围，如数字系统控制、数据处理、自动化控制等领域。
在本次实验中，我们将通过设计一个可编程逻辑器件，来加深对于逻辑电路和计算机原理的理解，并能够对数字系统进行控制和设计。
实验原理可编程逻辑器件设计的原理基本上是对于基本逻辑门的运算进行模拟，然后将模拟结果存储在器件中，再根据需要进行处理和操作。
本实验中我们采用了FPGA芯片，它具有可编程的逻辑门、可编程的触发器和可编程的连接关系等，能够在一个芯片中实现很多模块。
我们利用Verilog HDL语言，将逻辑模块设计成RTL级别的元件，并组成所需的逻辑电路，最后通过实验板实现电路的实际运行。
实验流程本次实验分为两部分：第一部分为单周期CPU实验，第二部分为五级流水线CPU实验。
1. 单周期CPU实验单周期CPU是指执行一个指令需要一个时钟周期的CPU。
本实验建立的CPU支持R-type、lw和sw三种指令。
具体的流程如下：① 取指令（instruction fetch，IF）从存储器中（ROM）读取指令并存入指令寄存器中。
② 指令译码（instruction decode，ID）将指令寄存器中存放的指令解析出来，识别出操作码和操作寄存器，并将后者中写入数据的数据读出。
③ 执行（execution，EX）根据操作码，将指令的两个操作数进行运算，并将运算结果写入数据写寄存器中。
④ 访存（memory access，MEM）从存储单元中读取或写入数据，具体包括load word（lw ）指令和store word(sw)指令。
⑤ 写回（write back，WB）将执行结果写入指令寄存器。
完成后，程序会返回至IF状态，将下一条指令取入指令寄存器，可以进行下一轮操作。
可编程逻辑器件讲义
可编程逻辑器件课程简介：本课程主要介绍在电子系统设计中当前很流行的专门用于数字电路与系统设计的可编程逻辑器件及设计方法。
通俗地讲，就是利用可编程逻辑器件来设计电子系统的技术，也就是通常所说的CPLD/FPGA应用技术。
它是EDA技术（电子设计自动化）的一个重要分支。
本课程是一门工具性的课程。
本课程主要包括以下几个方面的内容：·EDA技术概述·可编程逻辑器件的原理与系统设计·Altera公司的MAX+PLUS II软件的使用·VHDL语言编程基础·系统设计实验本课程主要特点：理论较少，实践性强，主要靠自己多动手编程设计，并上机实验本课程的先修课程：数字电路（逻辑门，组合逻辑电路设计，时序逻辑电路设计）组合逻辑：逻辑门时序逻辑：触发器、时钟信号第一章EDA技术概述§1. EDA技术的发展EDA：Electronics Design Automation，电子设计自动化电子系统硬件设计的一般过程：功能设计→电路原理设计→PCB（Printed Circuit Board，印刷电路板）设计与制作→元件安装→调试过去：狭义的电路板的设计（Protel等）：布线、检查、分析采用专用集成电路设计：效率高，体积小，电路简单，但不一定总能找到正好符合设计者的特殊要求的电路芯片，能找到最好，成本稍高，但货源和价格受供货商的限制。
例：遥控小车、计算器、电子钟、门铃等。
采用通用集成电路设计：需要设计电路，采用若干片芯片组合来实现所需功能。
效率稍低，体积稍大，但货源很广，成本低。
如74系列芯片。
缺点：a）当功能较复杂时，电路也很复杂，体积大，可靠性降低；b）一旦设计完成后，电路修改困难（反复改板，困难，周期长）；c）调试困难，不便于仿真测试。
现在：采用可编程逻辑器件设计：是当前新兴的一类专门用于电路系统设计的通用的可编程芯片，设计者可以在电脑上通过软件设计自己所需的电路或系统，然后通过电缆下载到这类可编程芯片中，使该芯片具有自己所需的功能，并可方便地进行仿真调试和功能测试，而且可以在线地进行修改而无需改动外部连线。
数字电路-复习大纲(四川大学)
包含2n个方格：2、4、8
包围的方格为矩形块
包围圈越大越好，越少越好
方格可以被重复包围，但每个包围圈内必需有新的方格
所有的1都要被包围住
充分考虑随意项
3.合并后的最小项之和即为最简与或表达式。 P37 习题1.2.2 1.4.2 1.6.1
2021/P8/1644 习题2.1.4 2.2.3 2.2.4
2一021位/8/1的4 权数（位权）是 Ri 。
3
②数制间的转换
二进制与十六进制数、八进制数之间的转换
24=16，四位二进制数对应一位十六进制数。 23=8， 三位二进制数对应一位八进制数。 举例：
3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F2
2021/8/14
15
LA B A B A B
A
=1
L
B
用与非门实现
A& B
A& B
≥1
L
L A B A B A B A B A B • A B
2021/8/14
A& B
A& B
&
L
16
无反变量输入
LABA B A B A B A A B B
A A B B A B
1.变量值只有0和1，且只表示两种对立的逻辑状态，不表示 数量的大小。
2.表达方式：真值表--将输入变量的各种可能取值和相应函数
值排列在一起而组成的表格。
逻辑符号--规定的图形符号。
逻辑函数表达式--L=f（A、B…）
语句表、梯形图等。
2021/8/14
9
3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.只读存储器（ROM）
1）ROM的电路结构
A0 A1 W0 W1 信息单元 ( 字) 存储矩阵 „ „ 三态控制 输出缓冲器 „ DM-1 D0 位线 存储单元
地 址 译 码 器
ROM的一般组成： 地址译码器； 存储矩阵； 输出缓冲器 输出缓冲器与存储矩阵 的输出位线相连，有两 方面的作用：一是能提 高存储器的带负载能力； 二是实现对输出状态的 三态控制，以便与系统 的总线相连。
或门阵列
F4 F3 F2 F1
7 6 5 4 3 2 1 0
A
B
C
图
逻辑函数的阵列图
2.用ROM实现数学函数表
ROM构成能实现函数
yx
X0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
2
的运算表电路，x的取值范围为0～15的正整数。
真值表
X3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
4）快闪存储器
Wi
字 线 D G S 位 线
VSS
Bj
图 快闪存储器中叠栅MOS管的结构图
图 快闪存储器的存储单元
* 工作原理： 向G f 充电利用雪崩注入方式 ， D S加正压（ 6V），Vss 接0 Gc 加12V， 10us的正脉冲
G f 放电，利用隧道效应 Gc 0,Vss 加12V ,100ns的正脉冲 G f 上电荷经隧道区放电
1）结构与工作原理
地 址 码 输 入 片选 读/写控制 输入/输出
地 址 译 码 器
存储矩阵
读/写 控制电路
由存储矩阵、地址译码器和读/写控制电路三部分组成
2）RAM的存储单元
（ 1）SRAM的存储单元
行选择线 Xi VDD
六管CMOS管组成静态存储单元。
T1T4为SR锁存器， T5、T6为门 控管； Xi=1时，所在行被选中，T５、T６ 导通，锁存器的Q和Q′端与位线Dj、 D′j接通；
线
EN EN EN EN
W1
W2
W3
EN
图 二极管ROM电路图 在进行读操作时，每输入一个地址，地址译码器的字线W0～W3中将有一根为高 电平，其余为低电平。
存储单元输出表达式：
W0 A1 A0 W1 A1 A0 W2 A1 A0 W A A 1 0 3
ROM中的数据表
1 0 1 1
0 1 0 1
1 1 0 0
•地址译码电路是与逻辑阵 列，而且是全译码； •存储矩阵是或逻辑阵列。
举例 ：选取有3位地址输入，4位输出的8×4位的ROM
. . . . . . . .. . . . .. . .. . . .. . . .
与门阵列
1 1 1 1 1 1
.. W . .. W . ..W . .W ... W . .W W .. W
... . . . . ... .. . . . . . .
1 1 1 1
与门阵列
或门阵列 W3 W2 W1 W0
0 1
A A
地 址 译 码 器
0 0 0 1 1 0 1 1
D3 D2 D1
D0
A1
A0
D3 图 ROM的阵列图
D2
D1
D0
图6-5 用MOS管构成的存储矩阵
3）可编程只读存储器
总体结构与掩模ROM一样，但存储单元不同，按照制作工艺，PROM分为一次可 编程ROM、可擦除的可编程ROM、电可擦除的可编程ROM及快闪ROM等几种类 型。
VPP
13
VCC
图 SIMOS管的结构图
地址输入 A0~A12
2764 8K×8位 EPROM
8
P OE CS
数据信号 D0~D7
常用的EPROM有2716 （2K×8位）、2732 （4K×8位）、2764 （8K×8位）和27512 （64K×8位）等。
VSS 图 EPROM2764的引脚框图
3）电可擦除可编程只读存储器
编程和擦除操作不需要使用编程器，写入和擦 除的控制电路集成于存储器芯片中
4） ROM的应用
1.用ROM 实现组合逻辑函数
从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 A1 A0
地
A1
地址译码
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1）一次可编程只读存储器
Wi VCC
Wi
字 线 熔丝 Dj 位线
字 线
T1 T2 Dj 位线
（a）熔丝型存储单元
（b）结破坏型存储单元
PROM一旦进行了编程，就不可能再修改了，所以称为一次可编 程只读存储器
2）可擦除可编程只读存储器（EPROM) 总体结构与掩模ROM一样，但存储单元不同。
字 位 线 D S 线 G Wi
„
„
An -1
W2n-1 字线
字线：W0、W1、…、WN-1是存储矩阵的输入线，共有N=2n条。 位线：D0、D1、…、DM-1为存储矩阵的输出线 存储单元：字线与位线的交叉处
2）掩膜只读存储器
VCC
1
A1
1
.
1
A0
1
.
. . .
. . . . . . .. . . . . . .. .. . .
或 门 阵 列
y 图 ROM实现函数
x 2 的运算表电路
3.随机存取存储器（RAM）
随机存储器也叫可读写存储器。根据存储单元的工作原理不同，RAM 可分为静态RAM（Static Random Access Memory，简称SRAM）和 动态的RAM（Dynamic Random Access Memory，简称DRAM）两种。 SRAM使用触发器作为存储元件，因而只要使用直流电源，就可存储 数据。SRAM的特点是速度快，工作稳定，且不需要刷新电路，使用 方便灵活。但由于它所用MOS管较多，致使集成度低，功耗较大，成 本也高。在微机系统中，SRAM常用做小容量的高速缓冲存储器。 DRAM使用电容作为存储单元，只有通过刷新对电容再充电，才能长 期保存数据。DRAM的特点是集成度高，功耗低，价格便宜，但由于 电容存在漏电现象，电容电荷会因为漏电而逐渐丢失，因此必须定时 对DRAM进行充电刷新。在微机系统中，DRAM常被用做内存（即内 存条）。 当电源被移走后，SRAM和DRAM都会丢失存储的数据，因此RAM被 归类为易失性存储器。
十进制数 0 1 4 9 16 25 36 49 64 81 100 121 144 169 196 225
X3 X2 X1 X0
1 1 1 1 1 1 1 1
与 门 阵 列 W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
Bj
图 EPROM存储单元
存储单元需用两只MOS管，集成度低，击穿电压高，速度较慢。 EPROM的存储单元多采用叠栅注入MOS管（Stacked-gate Injection MetalOxide-Semiconductor，简称SIMOS），
它有两个栅极——控制栅和浮栅，控 制栅与字线Wi相连，用以控制数据的 读出和写入；浮栅没有引出线，被包 裹在二氧化硅（SiO2）绝缘层中，用 于长期保存注入电荷。
Y4 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 0
Y3 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0
Y2 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0
Y1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Y0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
二、存储器的性能指标
（1）存储容量：是指存储器能够容纳二进制信息的总量， 即存储信息的总比特数，也称为存储器的位容量。存储器的 容量=字数（m）× 字长（n）。 （2）存取时间：存取时间是来衡量存储器的存取速度的， 是指启动一次存储器读/写操作，到该操作完成所经历的时间。 很显然，存取时间越短，则存取速度越快。目前，高速缓冲 存储器的存取时间已小于20ns，中速存储器在60ns到100ns 之间，低速存储器在100ns以上。 （3）存储周期：是连续启动两次独立的存储器操作所需的 最小时间间隔。由于存储器在完成读/写操作之后需要一段恢 复时间，所以存储器的存储周期略大于存储器的存取时间。 如果在小于存储周期的时间内连续启动两次存储器访问，那 么存取结果的正确性将不能得到保证。存取周期也是用来衡 量存储器存取速度的。
X2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
X1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
Y7 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1
Y6 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1
Y5 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1
T4 位 线 Bj T6 Q T3 存储单元 T8
T2 Q T1 T5
位 线 Bj
Yj＝１时，所在列被选中，Tj、T′j 导通，该列存储单元和读／写控制 电路接通。
若R W 0, 则A1截止，A2与A3导通， I O Q，写操作
列选择线 Yj T7
G3
G1
G2
CS
&
读/写控制电路
&RLeabharlann W I/OW0字
与 门 阵 列 （地址译码器）
掩膜式ROM主要特点： （1）存储的内容由制造厂家一 次性写入，写入后便不能修改， 灵活性差； （2）存储内容固定不变，可靠 性高； （3）少量生产时造价较高，因 而只适用于定型批量生产。