数字系统设计复习题

数字系统设计复习题

一、选择题

1. MAX+PLUSII的设计文件不能直接保存在 B 。

A．硬盘 B. 根目录 C. 文件夹 D. 工程目录

2. MAXPLUSII是哪个公司的软件 A 。

A. ALTERA

B. A TMEL

C. LATTICE

D. XILINX

3. MAXPLUSII不支持的输入方式是 D 。

A. 文本输入

B. 原理图输入

C. 波形输入

D. 矢量输入

4. MAXPLUSII中原理图的后缀是 B 。

A. DOC

B. GDF

C. BMP

D. JIF

5下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的。。

A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；

B.原理图输入设计方法一般是一种自底向上的设计方法；

C.原理图输入设计方法无法对电路进行功能描述；

D.原理图输入设计方法也可进行层次化设计。

6. 下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A 。

A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试

B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；

C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；

D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

7. 下面哪一条命令是MAX+PLUSII在时序仿真时执行加载节点的命令？ C 。

A. file—>set project to current file

B. assign—>pin/location chip

C. node—>enter node from SNF

D. file—>create default symbol

8. 在EDA工具中能将硬件描述语言转换为硬件电路的重要工具软件称为 D 。

A.仿真器

B.综合器

C.适配器

D.下载器

9. 下面哪一条命令是MAXPLUSII软件中引脚锁定的命令 C 。

A．file—>set project to current file B．node—>enter node from SNF

C．assign—>pin/location chip D．file—>create default symbol]

10. 下列关于信号的说法不正确的是 C 。A . 信号相当于器件内部的一个数据暂存节点。

B. 信号的端口模式不必定义，它的数据既可以流进，也可以流出。

C. 在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。

D. 信号在整个结构体内的任何地方都能适用。

68. 下列关于变量的说法正确的是 A 。

A. 变量是一个局部量，它只能在进程和子程序中使用。

B. 变量的赋值不是立即发生的，它需要有一个δ延时。

C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。

D. 变量赋值的一般表达式为：目标变量名<= 表达式。

69. 下列关于CASE语句的说法不正确的是 B 。

A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。

B. CASE语句中必须要有WHEN OTHERS=>NULL；语句。

C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。

D. CASE语句执行必须选中，且只能选中所列条件语句中的一条。

75. 执行MAX+PLUSII的 C 命令，可以对设计的电路进行仿真。

A.Creat Default Symbol

piler

C.Simulator

D.Programmer

11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C ）

A.仿真器

B.综合器

C.适配器

D.下载器

12．在执行MAX+PLUSⅡ的（d ）命令，可以精确分析设计电路输入与输出波形间的延时量。

A .Create default symbol B. Simulator

C. Compiler

D.Timing Analyzer

14．下面既是并行语句又是串行语句的是（ C ）

A.变量赋值

B.信号赋值

C.PROCESS语句

D.WHEN…E LSE语句

三、填空题

1．一般把EDA技术的发展分为 MOS时代、 CMOS时代和 ASIC 三个阶段。

2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。

3．EDA设计输入主要包括图形输入、 HDL文本输入和状态机输入。

4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。

6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。

7．以EDA方式设计实现的电路设计文件，最终可以编程下载到 FPGA 和 CPLD 芯片中，完成硬件设计和验证。

8．MAX+PLUS的文本文件类型是（后缀名） .VHD 。

二、回答问题

1、叙述摩尔定律；

集成电路芯片的集成度每三年提高4

2、简述门阵列与FPGA异同；

答：FPGA是现场可编程门阵列。

3、画图说明FPGA的开发流程；

答：系统规范，模块设计（系统设计规范），设计输入（HDL语言描述IP核），功能仿真（输入设计文件.v。vhd），综合（时序、面积、功耗约束，工艺库），布局布线（I/O指派，布局布线约束），时序验证（反标注文件.sdf），配置下载。

4、解释在FPGA设计过程中“库”的作用；

答:Verilog设计文件中所有模块和UDPs（用户定义元语）必须被编译到一个或多个设计库中。Modelsim系统中设计中设计库含有以下信息：可重指定执行代码，调整信息和从属信息等。该库设计分为两类：一类是资源库，另一类是工作库。资源库是一个典型的静态库，用于存储第三方提供的已编译好的参考设计，可用作设计源文件的一部分。用户可以创建自己的资源库，也可以直接使用其他设计组或第三方（如器件厂家）提供的资源库。

设计库是一个目录或存档文件，用于存储当前设计单元的编译结果，当更新设计并冲编译时，工作库内容即被修改。工作库中设计单元的编译结果，当更新设计并重编译时，工作库内容即被修改。工作库中的设计单元由Verilog模块、UDPs和System C模块等组成。默认情况下，设计库以目录的结构来存储，其内的每个设计单元存储为一个子目录，也可以使用vlib命令的-archive参数创建存档文件，将设计库配置成一个存档文件方式。

5、FPGA器件中专用时钟引脚的作用是什么；与其它引脚的区别是什么；

答：引入外部全局时钟，其与每一个LE或CLB相连。

6、为什么芯片的功耗与信号的翻转率（高低电平转换的次数）有关；

答：高低电平转换的次数和电容的充放电的次数有关，在电压一定的时候，电容的充放电与充电电流有关，而电流的大小与芯片的功耗有关，所以，芯片的功耗与信号的翻转率。

7、什么叫综合；

答：综合实际上是根据设计功能和实现核设计的约束条件（如面积、速度、功耗和成本等），将设计描述（如HDL文件、原理图等）变换成满足要求的电路设计方案，该方案必须同时满足预期功能和约束条件。

8、对于一个给定的设计（或者自己设计好的电路）如何选择FPAG器件；

答：在选择FPGA器件时，应该考虑以下几个问题：

（1）可配置逻辑块：虽然大多数的FPGA有类似的逻辑块，但是它们之间有一些区别。

根据设计需要选择合适结构的FPGA。

（2）可配置逻辑块数目：它决定了所能容纳的设计的逻辑门数。

（3）I/O管脚的数量和类型：根据设计需要，选择合适数目的I/O管脚，了解多少是通用的I/O管脚，有多少特殊用途的I/O管脚，如全局时钟输入、复位信号、下载管脚信号等。