第2章8086系统结构
电子科大高级计算机系统结构_总结
高级计算机系统结构
第二章 Intel 系列处理器
三、80286的工作模式
(一) 实地址模式
(二) 虚地址保护模式
1. 虚地址保护模式的基本概念
(1) 虚地址 (2) 保护
保护什么? —对存储空间的(数据和程序的)保护 为什么需要保护? — 多任务机制的引入
保护的具体内容是什么? — 地址空间上的保护
执行某任务的时间)
高级计算机系统结构
三、流水线的相关与冲突 1、流水线相关
第三章 并行技术和高端处理器
数据相关(真数据相关)、名相关、控制相关
2、流水线冲突 (1) 数据冲突 (2) 控制冲突 (3)资源冲突
四、分支预测技术 分为静态分支预则和动态分支预则。
第二节 向量处理技术
1. 水平(横向)处理方式 2. 垂直(纵向)处理方式 3. 分组(纵横)处理方式
例1. 假设一种指令集的每一条指令的执行分为三个阶 段,分别为“取指”、“译码”、“执行”, 每一阶 段所需时间分别为1个时钟、2个时钟、3个时钟, 每一个时钟长度为t。试画出连续执行5条指令的 流水线执行图, 并给出执行N条指令所需时间的表 达式(不考虑数据相关、控制相关等流水线阻塞)。
t 2t 3t
2. 处理器中的“准备好”信号READY的作用是什么? 3. 说明如何计算80286的虚地址空间。
4. 什么是地址流水线？它的作用是什么?
5. 在Intel8086处理器中, 任务切换标志的含义和作用 是什么?
6. 在80386/80486中, 地址线中为什么没有A0和A1, 在 这种情况下, 如何实现对存储器的访问？
高级计算机系统结构 课程总结
高级计算机系统结构
第二章 Intel 系列处理器
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
80868088 系统结构
微机原理第2章8086/8088系统结构8086/8088 系统存储器结构（1）微机原理8086/8088 CPU能直接寻址的地址范围：00000H~FFFFFH.00001H00000H 00003H00002H 00005H00004H 512K×8（位）512K×8（位）奇地址存储体偶地址存储体FFFFDH（简称“奇体”）（简称“偶体”）FFFFCHFFFFFH（A0=1）（A=0）FFFFEH微机原理D 7~DD 15~D 8A 19~A 1D 7~D 0D 7~D 0BHESELSELA 0奇偶存储体与总线的连接2. 8086 读/写操作过程微机原理（1）从偶地址读/写1个字节A0=0，控制电路自动使BHE=1，选中偶体；CPU发出读/写信号，通过数据总线低8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（2）从奇地址读/写1个字节A0=1，控制电路自动使BHE=0，选中奇体；CPU发出读/写信号，通过数据总线高8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（3）从偶地址开始读/写1个字A0=0，控制电路自动使BHE=0，同时选中奇、偶体；CPU发出读/写信号，通过数据总线低8位和高8位对由A19~A1指定的2个存储单元同时进行读/写操作。
2.8086 读/写操作过程微机原理（4）从奇地址开始读/写1个字A0=1,BHE=0，选中奇体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线高8位对由A19A0=0,BHE=1，选中偶体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线低8位对由A19微机原理D 7~D 0A 19~A 0D 7~D 0存储体与总线的连接3. 8088系统中的存储器结构A 19~A 0存储体8088系统的存储器不采用分体结构微机原理存储器分段示意图4.存储器的分段︙︙00000H 逻辑段4起点FFFFFH 逻辑段4≤64KB︙︙逻辑段1起点逻辑段2起点逻辑段3起点逻辑段1≤64KB 逻辑段2≤64KB逻辑段3≤64KB灵活的分段方式5. 逻辑地址与物理地址微机原理逻辑地址：由段基址和段内偏移地址两部分组成，表示为段基址：段内偏移地址。
第二章 8086微处理器
考点一：掌握8086/8088CPU的功能构成及流水线技术，理解流水线管理规则。
考点二：掌握8086/8088CPU寄存器的组成及其应用。
考点三：理解8086/8088CPU的内存分配，掌握实地址模式下的存储器地址变换方法。
考点四：掌握8086/8088CPU的引脚构成，理解其引脚复用的特性。
2.18086/8088CPU的功能构成1、8086/8088是Inter公司的第三代位处理器芯片。
其特点：（1）具有20条地址总线，直接寻址能力为1MB。
（2）8086有16条数据总线，为16位微处理器；8088有8条数据总线，为准16位微处理器。
（3）片内总线和ALU均为16位，可进行8位和16位操作。
（4）8086/8088片内均由两个独立的裸机单元组成，即总线接口单元（BIU）和执行单元（EU）2、总线接口单元BIU（1）组成部件14个16位段寄存器（CS、DS、SS、ES）；216位指令偏移地址寄存器（IP）；3指令队列寄存器（8086CPU:6字节；8088CPU：4字节）；4形成20位物理地址的加法器5与EU通讯的内部寄存器；6总线控制逻辑；（2）功能：实现CPU与存储器或I/O口之间的数据传送1自动按CS值和IP值组成20位实际地址的存储器中去取指令，一次取两个字节指令存放到指令队列中。
2由EU从指令队列中取指令，并根据EU请求，BIU将20位操作地址传送给存储器；3取来操作数经总线控制逻辑传送到内部EU数据总线，由EU完成内部操作；4操作结果：若EU提出请求，则由BIU负责产生20位实际目的地址，将结果存入存储器里；3、执行单元EU（1）组成部分：116位算术逻辑单元（ALU）；216位状态标志寄存器FLAG；38个16位通用寄存器组（AX,BX,CX,DX,SP,BP,SI,DI）;416位数据暂存器；5EU控制电路；（2）功能：1从BIU指令队列中取指令；2由EU控制电路对指令进行译码分析，指出操作性质及对象；3在EU中计算出操作数的16位地址偏移量送给BIU，由BIU的加法器形成20位绝对地址；4将取来的操作数经系统数据总线送ALU进行制定的操作；5运算结果经内部总线送到指定位置；4、EU和BIU单元执行过程中，应该满足的规则（1）当指令队列寄存器中无指令时，EU处于等待状态；（2）当指令队列中存满指令，而EU又没有访问存储器或I/O端口的需要，则BIU进入空闲状态；（3）当指令队列中有两个空闲字节，则BIU自动执行取指令的总线周期；（4）在EU执行指令时，需要访问存储器或I/O端口，如果这时BIU正在取指令，则应等待BIU 完成取指令周期，然后BIU进入存储器和I/O端口访问周期；（5）在EU执行转移，子程序调用或返回等指令时，自动清除指令队列的内容。
第二章 80868088寻址方式和指令系统
(5)奇偶标志PF
用于反映运算结果中“1”的个数。如果“1”的个数为偶数，则OF被置1，否则OF被清0。
(6)辅助进位标志AF
在字节操作时，如发生低半字节向高半字节进位或借位；在字操作时，如发生低字节向高字 节进位或借位，则辅助进位标志AF被置1，否则AF被清0。
②状态控制标志
(1)方向标志DF
方向标志决定着串操作指令执行时，有关指针寄存器调整方向。 当DF为1时，串操作指令按减方式改变有关的存储器指针值， 当DF为0时，串操作指令按加方式 改变有关的存储器指针值。
其中：存储单元的物理地址是12345H， 标出的：两个重叠段的段值分别是：1002H和1233H， 在对应段内的偏移分别是2325H和0015H。
采用段值和偏移构成逻辑地址后，段值由段寄存器给出，偏移可由指令指针IP、堆栈指针SP 和其他可作为存储器指针使用的寄存器（SI、DI、BX和BP）给出，偏移还可直接用16位数给 出。
图中指令存放在代码段中，OP表示该指令的操作码部分 再例如： MOV AL，5 则指令执行后，（AL）=05H
MOV BX，3064H 则指令执行后， （BX）=3064H
2、寄存器寻址方式
操作数在CPU内部的寄存器中，指令指定寄存器号。
对于16位操作数数，寄存器可以是:
AX、BX、CX、DX、SI、DI、SP和BP等；
指令中不使用物理地址，而是使用逻辑地址，由总线接口单元BIU按需要根据段值和偏移自动 形成20位物理址。
3、段寄存器的引用
由于8086/8088CPU有四个段寄存器，可保存四个段值。所以可同时使用四个段值，但这四个 段有所分工。
在取指令的时候，自动引用代码段寄存器CS，再加上由IP所给出的16位偏移，得到要取指令 的物理地址。
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第二章 80868088的结构
3．标志寄存器FLAGS（Flag Register）
标志寄存器FLAGS，用来存放CPU算术和逻辑运算的结果特征状态和设置指令操作控制位。FLAGS是一个16位的寄存器，但8086/8088只用了其中的9位，其中包括6个状态标志位和3个控制标志位。如图2-4所示。简述如下：
金陵科技学院教案【封面】
任课系部：
课程名称
课程编号
授课对象专业
课程类别
必修课
公共基础课□；学科基础课□；专业核心课□
选修课
专业方向课□；专业拓展课□；公选课□
总学时数
学分数
学时分配
课堂讲授学时；实践课学时
教材名称
作者
出版社及出版时间
指定参考书
作者
出版社及出版时间
授课教师
职称
单位
金陵科技学院教案【教学单元首页】
2.1 8086/8088 CPU内部结构
一、8086/8088的内部结构框图
8086微处理器与8088微处理器内部结构基本相同，内部均由算术逻辑器（ALU）、通用寄存器、段寄存器、专用寄存器、控制器、总线控制逻辑、指令队列及地址加法器等单元组成。从功能上可分执行部件（EU）和总线接口部件（BIU）两大部分:
TF—陷阱标志/跟踪标志位（Trap Flag），若设置TF=1，CPU进入单步执行指令工作方式。这种方式便于对程序进行调试和跟踪。即每执行完一条指令后，便自动产生一次单步中断，从而使程序员能逐条指令地检查和跟踪程序；TF=0时，CPU为基本工作方式。
上述3个控制标志位用来控制微处理器的某些操作，可以由指令来设置。
OF—溢出标志位（Overflow Flag），若运算结果超过带符号数表示范围时OF=1，否则OF=0。8位带符号数范围为-128～+127，16位带符号数范围为-32768～+32767。
第2章8086微处理器1-2
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式