数字逻辑课程设计数字时钟课程设计数电课程设计 数字电子技术

数字逻辑课程设计

课题名称数字时钟

班级

姓名

指导教师

日期 2008-6-24

前言

自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统，从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路.目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择.

目录

前言 (2)

目录 (2)

题目 (2)

摘要 (2)

关键字 (3)

设计要求 (3)

正文 (3)

1电路结构与原理图 (3)

2数码显示器 (3)

60进制计数和24进制计数 (4)

校时 (7)

振荡器 (8)

3.计算、仿真的过程和结果 (9)

鸣谢 (11)

元器件清单 (11)

参考文献 (11)

总结与体会 (11)

教师评语 (12)

数字时钟的课程设计

摘要:

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现.

关键字: 60进制.24进制.时分秒的控制,较时.

设计要求:1. 时间以24小时为一个周期;

2.显示时,分,秒;

3.具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;

正文:

一. 总体方案:

数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。主体思路如下图所示：

具体操作中，计时电路可采用74LS161.74LS290.74LS90等器件分别构成60和24进制的计数器而完成，显示部分可采用数码管直接实现，振荡分频部分由于有函数发生器可直接采用。较时功能是设计的难点，我们设计了两种方案，一种是需要较时时通过将161的置数端打到0，在161的输入端接编码器，需将时钟较时为多少就在编码器的输入端将对

应的I置为0.但在实际操作时极为繁琐，故不采用。另一方案是：当需要较时时，将分或时直接将clock接函数发生器（将函数发生器的频率定在150HZ左右），通过函数发生器直接驱动要较时的部分一步步变到准确值。此方案简洁易懂且操作方便，因此实验中采用此方案。

1.电路结构与原理图

（1）数码显示器

在Multisim10.0仿真器件中，数码管分为需要译码器显示的和无需译码直接显示的两种，需要译码器的数码管有共阳极和共阴极之分，此电路采用的是不需译码直接显示的数码管（如图1所示），这样就简化了电路，增加了调试的正确性。如图2所示的数码管需要译码器才能显示，74LS47是驱动共阳极数码管的器件，74LS48是驱动共阴极数码管的器件。

图1 不需译码管的数码管图2 需译码器的双数码显示

图3 译码器驱动共阴极数码管电路

如图3所示电路，从74LS48的A，B，C，D端输入二进制数便可完成显示功能，而图1的数码管直接输入二进制数便可显示。

（2）60进制计数和24进制计数

方案一:基于74LS161的计数设计

在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。关键在于了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂，

器件的选择最好要统一，以便调试成功。

①分和秒的六十进制：

从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。而小时是24进制计数，依然用74LS161，但电路作了改进。

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，十进制的同步加法计数器有74160和74192，而没有现成的六进制同步加法计数器。图4是用74LS161构成六进制计数器的结构图，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。图5是用74LS161构成十进制计数器的结构图，同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。

②小时的二十四进制：

数字钟的小时要用到十二进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。具体的电