第八章 半导体存储器和可编程逻辑器
合集下载
第08章+存储器和可编程逻辑器件精品
2019/8/31
21
将1024×图48的-1R2 AMRAM扩的展字为位扩20展48×8 RAM
2019/8/31
22
第8章 存储器和可编程逻辑器件简介
8.1 半导体存储器
8.1.2 只读存储器（ROM）
8.1.3 存储器的应用
2．EPROM的应用
8.1.4 其它类型存储器简介
2019/8/31
36
8.1.4 其它类型存储器简介
1. EEPROM 用电气方法在线擦除和编程的只读存储器。 存储单元采用浮栅隧道氧化层MOS管。 写入的数据在常温下至少可以保存十年，擦除/
写入次数为１万次～ 10万次。
2. 快闪存储器Flash Memory
采用与EPROM中的叠栅MOS管相似的结构，同 时保留了EEPROM用隧道效应擦除的快捷特性。理 论上属于ROM型存储器；功能上相当于RAM。
2019/8/31
32
波形选 择开关
存八种 波形的 数据
经8位 DAC转
换成模 拟电压。
2019/8/31
图8-13 八种波形发生器电路图
256进 制计数
器
33
S1、S2和S3：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H～
FFH不断作周期性的计数，则相应波形的编码数据便
依次出现在数据线D0～D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
存储器中存储单元的数量称为存储容量（＝字数 ×位数k）。
2019/8/31
7
② 地址译码器
行地址译码器：输入8位行地址码，输出256条行 选择线（用x表示）
列地址译码器：输入4位列地址码，输出16条列 选择线（用Y表示）
数电PPT-第八章
第八章半导体存储器和可编程逻辑器件引言一、随机存取存储器（RAM）二、只读存储器（ROM）三、可编程逻辑器件（PLD）四、复杂的可编程逻辑器件（CPLD）1、存储系统的基本概念2、存储器的分类3、存储器的主要性能指标1、存储系统的基本概念存储器是一种接收、保存和取出信息（程序、数据、文件）的设备；一种具有记忆功能的部件；是计算机的重要组成部分。
CPU·ßËÙº¹´æM1M2M3M4......MnÍâ´æ2Íâ´æ1Íâ´æ3Íâ´æ4......Íâ´æn Ö÷´æÍâ´æ三级层次的存储器结构2、存储器分类①按用途分类②按存储器存取方式不同①．按用途分类按存储器用途可以分为主存储器和辅助存储器。
⑴主存储器（Main Memory）主存又称内存，用来存放计算机正在执行的或经常使用的程序和数据。
CPU可以直接对它进行访问，一般是由半导体存储器构成，通常装在主板上，存取速度快，但容量有限，其大小受地址总线位数的限制。
用来存放系统软件及当前运行的应用软件。
⑵辅助存储器（External Memory）•辅助存储器又称外存，是主存的后援，一般不安装在主机板上，属计算机的外部设备。
•辅存是为弥补内存容量的不足而配置的，用来存放不经常使用的程序和数据，需要时成批调入主存供CPU使用，CPU不能直接访问它。
•最广泛使用的外存是磁盘、光盘等。
辅存容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。
•外存需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。
第8章存储器和可编程逻辑器件
线上的高、低电平信号，从字线选中的一行存储单元中再选一位（或几 I 1 − − 位），使这些被选中的单元与读/写控制电路、输入/输出端接通，以便 2 2 对这些单元进行读、写操作。 存储矩阵是整个电路的核心，它由许多存储单元排列而成。地址译码器 根据输入地址码选择要访问的存储单元，通过读/写控制电路对其进行读/ 写操作。 地址译码器一般都分成行译码器和列译码器两部分。行地址译码器将输 入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩 阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成 某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选 一位（或几位），使这些被选中的单元与读/写控制电路、输入/输出端 接通，以便对这些单元进行读、写操作。 读/写控制电路用于控制电路的工作状态。当读/写控制信号 R / W = 1时 ，执行读操作，将存储单元里的数据送到输入/输出端上；当读/写控制信 号 R / W = 0时，执行写操作，加到输入/输出端上的数据被写入存储单元 中。 在读/写控制电路上均另有片选输入 CS ：当 CS = 0时，RAM处于工作 状态；当 CS = 1时，所有的输入/输出端都为高阻状态，因而不能对 RAM进行读/写操作。
1. RAM的基本结构及工作原理 的基本结构及工作原理 S 随机存取存储器RAM RAM的结构框图如图8-1所示，主要由存储矩阵、地址 随机存取存储器 RAM 译码器和读/写控制电路三部分组成。
存储矩阵是整个电路的核心，它由许多存储单元排列而成。地址译码器根据 存储矩阵 输入地址码选择要访问的存储单元，通过读/写控制电路对其进行读/写操作。 地址译码器一般都分成行译码器和列译码器两部分。行地址译码器将输入地 地址译码器 址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中 一行存储单元；列地址译码器将输入地址代码的其余几位译成某一根输出
8 半导体存贮器与可编程逻辑器件1108
D
D
CS
R /W
图8.2.4 读/写控制器的逻辑电路图
2019/1/15 西安交通大学电气学院电子学
8.2.2 RAM的存储单元
六管静态存储单元
读出触发器的信息 使触发器的X 地址 线和Y 地址线均为 高电平。 写信息到触发器： 把需要写入的信息 加在数据线D和 D 上，并使得该触发 器的X地址和Y地 址均为高电平。
2019/1/15 西安交通大学电气学院电子学
1.存储矩阵
RAM中存储的数据一般是按字节进行读写操作的。一 个 8×8的RAM在某时刻存储的二进制数码如表8.2.1所示。 一旦关掉电源，RAM中存放的数据就会全部丢失。 存储矩阵由大量基本存储 单元组成，每个存储单元可以 存储一位二进制数。这些存储 单元按字(Word)和位(Bit)构成存 储矩阵。 可以用字数和字长的乘积 表示 RAM的存贮容量。例如： 64K ×8表示具有64K字，字长8 位，共512K存贮容量。
2019/1/15
A15 A12 A7 A6 A5 A4 A3 A2 A1 A0 Q0 Q1 Q2 Vss
28 1 27 2 26 3 25 4 24 5 23 6 7 M27512 22 21 8 20 9 19 10 18 11 17 12 16 13 15 14
X
CS
VCD B
CD
图8.2.6 单管动态MOS存储单元
2019/1/15
西安交通大学电气学院电子学
8.2.3 RAM的读写时序
SRAM读出时序图
tRC
地址 读出单元的地址
CS
tAA
tCO
I /O
有效数据
图8.2.7 SRAM读出过程时序图
脉冲与数字电路第八章 存储器与可编程逻辑器件
阵。
为 了存 取方便 ， 给 它们编上号。
32 行 编 号 为 X0 、
X1、…、X31， 32 列 编 号 为 Y0 、
Y1、…、Y31。
这 样每 一个存 储 单 元都有了一个固
定的编号，称为
地址。
2 ．地址译码器 —— 将寄存器 地址所对应的二进制数译 成有效的行选信号和列选 信号，从而选中该存储单 元。
8.2 随机存取存储器（RAM）
一． RAM的基本结构
由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。
地 址 码 输 入 片选 读 /写 控 制 输 入 /输 出 地 址 译 码 器
存 储矩 阵
读 /写 控 制器
1. 存储矩阵
图 中 ， 1024 个 字 排 列成 32×32 的矩
1．位扩展
三． RAM的容量扩展
用8片1024（1K）×1位RAM构成的1024×8位RAM系统。
I/O 0 I/O 1024×1R AM A0 A1 A0 A1 A9 R /W CS I/O1 I/O 1024×1R AM A0 A1 I/O7
... A
9
R /WC S
... A
...
I/O 1024×1R AM A0 A 1
tW C
ADD CS
写入单元的地址
R/W
t AS
tW P t
WR
I/O
写入数据
t DW t DH
读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。
数字电子技术基础-第8章 存储器与可编程逻辑器件.ppt
22
2114RAM的工作模式
第8章 半导体存储器和可编程逻辑器件
第8章 半导体存储器和可编程逻辑器件
本章课时：5学时
1
目录
8.1 概述 8.2 半导体存储器 8.2.1 存储器的主要技术指标 8.2.2 随机存取存储器 8.2.3 只读存储器 8.2.4 存储器扩展 8.2.5 综合应用
第8章 半导体存储器和可编程逻辑器件
2
目录
8.3 可编程逻辑器件 8.3.1 低密度PLD 8.3.2 高密度PLD 8.3.3 PLD设计流程
第8章 半导体存储器和可编程逻辑器件
9
➢ 半导体存储器按读写功能分类时的详细情况如 下图所示：
固定ROM（又称掩膜ROM）
半导 体存 储器
ROM RAM
可编程ROM（PROM）
可编程ROM 可擦除PROM（EPROM） 电子可擦除EPROM（E2PROM） 快闪存储器
静态RAM（SRAM）
动态RAM（DRAM）
息，又可以把外部信息写入任意单元。 ➢ 因此，它具有读、写方便的优点，但由于具有
易失性，所以不利于数据的长期保存。
第8章 半导体存储器和可编程逻辑器件
16
➢ 根据存储单元工作原理的不同，RAM可分为静 态随机存储器SRAM和动态随机存储器DRAM 两大类。
➢ SRAM的数据由触发器记忆，只要不断电，数 据就能保存，但其集成度受到限制。DRAM一 般采用MOS管的栅极电容来存储信息，必须由 刷新电路定期刷新，但集成度高。
第8章 半导体存储器和可编程逻辑器件
20
➢ 读/写控制电路用于对电路的工作状态进行控制。 ➢ 当读/写控制信号为高电平时，执行读操作； ➢ 当读/ቤተ መጻሕፍቲ ባይዱ控制信号为低电平时，执行写操作。
第08章 存储器和可编程逻辑器件简介
存储器中存储单元的数量称为存储容量（＝字数 ×位数k）。
2019/11/24
7
② 地址译码器
行地址译码器：输入8位行地址码，输出256条行 选择线（用x表示）
列地址译码器：输入4位列地址码，输出16条列 选择线（用Y表示）
2019/11/24
8
③ 读写控制电路 当R/W =0时，进行写入(Write)数据操作。 当R/W =1时，进行读出(Read)数据操作。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
4. Intel 2116是16 K×1位动态存储器（DRAM），
是典型的单管动态存储芯片。它是双列直插16脚封
装器件，采用+12V和± 5V三组电源供电，其逻辑电
平与TTL兼容。
2019/11/24
15
8.1.3 存储器的应用
1. 存储器容量的扩展
存储器的容量：字数×位数 ⑴ 位扩展（即字长扩展）：将多片存储器经适当 的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。
保存的信息不易丢失。 动态存储单元：利用MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为 了保持信息，必须定时给电容充电，通常称为刷新。
2019/11/24
13
2. 静态读写存储器（SRAM）集成电路6264简介
采 用 CMOS 工 艺 制 成 ， 存 储 容 量 为 8K×8 位 ， 典 型 存取时间为100ns、电源电压 ＋ 5V 、 工 作 电 流 40mA 、 维 持 电 压 为 2V ， 维 持 电 流 为 2μA。
每个字有m位，每位对应从D0、D1、…Dm-1输 出（称为位线）。
2019/11/24
7
② 地址译码器
行地址译码器：输入8位行地址码，输出256条行 选择线（用x表示）
列地址译码器：输入4位列地址码，输出16条列 选择线（用Y表示）
2019/11/24
8
③ 读写控制电路 当R/W =0时，进行写入(Write)数据操作。 当R/W =1时，进行读出(Read)数据操作。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
4. Intel 2116是16 K×1位动态存储器（DRAM），
是典型的单管动态存储芯片。它是双列直插16脚封
装器件，采用+12V和± 5V三组电源供电，其逻辑电
平与TTL兼容。
2019/11/24
15
8.1.3 存储器的应用
1. 存储器容量的扩展
存储器的容量：字数×位数 ⑴ 位扩展（即字长扩展）：将多片存储器经适当 的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。
保存的信息不易丢失。 动态存储单元：利用MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为 了保持信息，必须定时给电容充电，通常称为刷新。
2019/11/24
13
2. 静态读写存储器（SRAM）集成电路6264简介
采 用 CMOS 工 艺 制 成 ， 存 储 容 量 为 8K×8 位 ， 典 型 存取时间为100ns、电源电压 ＋ 5V 、 工 作 电 流 40mA 、 维 持 电 压 为 2V ， 维 持 电 流 为 2μA。
每个字有m位，每位对应从D0、D1、…Dm-1输 出（称为位线）。
数字电子技术基础 第8章 存储器与可编程逻辑器件
• ROM具有与RAM相似的电路结构，一般 而言，它由存储矩阵、地址译码器和输出 缓冲器3部分组成。
• ROM存储单元可以由二极管、双极型晶 体管或者MOS管构成。
2020/7/27
32
（1）二极管ROM的电路组 成
• 具有2位地址输入和4位字 长数据输出的二极管 ROM电路如图所示。
• D0～D3：位线（数据线）
• 可编程ROM在出厂时，存储内容全为1或全为0，用 户根据自己的需要进行编程，但只能写入一次，一旦 写入则不能再修改。
• EPROM具有较强的灵活性，它存储的内容既可按用 户需要写入，也可以擦除后重新写入。包括用紫外线 擦除的PROM、电信号擦除PROM和快闪存储器。
2020/7/27
31
1. ROM的结构
Y3(A,B,C,D) (m3m7 m8 m9 m11m15)
2020/7/27
43
（3）画出ROM存储矩阵连接图
Y0(A,B,C,D) (m2 m3m6 m7 m11)
Y1(A,B,C,D) (m2 m3m4 m7 m12)
积较大。
• 为提高集成度、减小芯片尺寸、降低功耗 ，常利用MOS管栅极电容的电荷存储效应 来组成动态存储器，以构成动态MOS存储 单元。
2020/7/27
25
4管动态存储单元（1）电路组成
• 数据信息以电荷的形式 存储在栅极电容C1和 C2上，它们的电压控 制V1和V2的导通和截止 ，以决定存储单元存储 1或存储0。
40
例8-1 用ROM实现以下多输出函数，并画出其 存储矩阵连接图。
Y0 AC ABCD Y1 ABC BC D ABC D Y2 ABC ABCD Y3 C D ABC
2020/7/27
• ROM存储单元可以由二极管、双极型晶 体管或者MOS管构成。
2020/7/27
32
（1）二极管ROM的电路组 成
• 具有2位地址输入和4位字 长数据输出的二极管 ROM电路如图所示。
• D0～D3：位线（数据线）
• 可编程ROM在出厂时，存储内容全为1或全为0，用 户根据自己的需要进行编程，但只能写入一次，一旦 写入则不能再修改。
• EPROM具有较强的灵活性，它存储的内容既可按用 户需要写入，也可以擦除后重新写入。包括用紫外线 擦除的PROM、电信号擦除PROM和快闪存储器。
2020/7/27
31
1. ROM的结构
Y3(A,B,C,D) (m3m7 m8 m9 m11m15)
2020/7/27
43
（3）画出ROM存储矩阵连接图
Y0(A,B,C,D) (m2 m3m6 m7 m11)
Y1(A,B,C,D) (m2 m3m4 m7 m12)
积较大。
• 为提高集成度、减小芯片尺寸、降低功耗 ，常利用MOS管栅极电容的电荷存储效应 来组成动态存储器，以构成动态MOS存储 单元。
2020/7/27
25
4管动态存储单元（1）电路组成
• 数据信息以电荷的形式 存储在栅极电容C1和 C2上，它们的电压控 制V1和V2的导通和截止 ，以决定存储单元存储 1或存储0。
40
例8-1 用ROM实现以下多输出函数，并画出其 存储矩阵连接图。
Y0 AC ABCD Y1 ABC BC D ABC D Y2 ABC ABCD Y3 C D ABC
2020/7/27