数电课程设计-四路抢答器
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字电子技术基础课程设计
二、设计任务与要求
1、设计任务
设计一个由四人参加的智力竞赛抢答电路,当主持人宣布“开始”,显示出首先作出判断的参加竞赛者。功能:
(1)清零功能:可用触发器的异步复位端实现,由主持人控制。
(2)抢答键控功能:可用触发器和门电路实现。
(3)显示功能:可用发光二极管显示,用蜂呜器发声。
2、设计要求
(1)选择适当的元器件,设计该电路。以实现上述功能。(2)利用Protel99绘制其电路原理图。
(3)对每个元器件选择合适的封装,形成网络表文件。(4)选择正确的布线规则,形成该电路的PCB板图。
三、总体方案设计
1、抢答器结构框图
抢答器的结构框图如下图所示,主要由开关按钮、触发锁存电路、脉冲信号发生器、LED 显示电路和蜂鸣器报警电路组成。
2、总体方案设计
采用74LS175为主芯片的设计方案
抢答器的电路设计图使用Protel 绘制,结果如图2所示。
主持人按钮
触发锁 存控制电路
脉冲信号发生器
LED 显示电路
蜂鸣器报警电路
抢 答 按 钮
图2 抢答器电路设计方案
该电路由四D触发器、与非门及脉冲触发电路等组成。74LS175为四D触发器,其内部具有四个独立的D 触发器。74LS20为四输入端的与非门,一块芯片中有两个独立的与非门。74LS00为二输入端的与非门,在一块芯片中有4个独立的与非门。优先判决电路用来判断哪一个预定状态优先发生的电路,如判断知识竞赛中谁先抢答。当有选手抢答时,首先锁存,阻止其他选手抢答,然后编码对应的LED灯变亮同时蜂鸣器产生音响。主持人按钮实现复位,开始下一题抢答。
3、电路工作原理
电路上电后,按下复位按键S5实现清零功能,/Q1~
/Q4 输出高电平,与之相连接的指示用的四个LED全熄
灭。同时以Q1~Q4作为输入的或非门输出为高电平,经非门输出低电平,蜂鸣器不响;经与门使脉冲正常输入。松开复位键,电路进入准备状态。假设有按键S3 (3号选手)被按下,Q3输出变为高电平,/Q3变为低电平。从而导致对应得LED被点亮,或非门的输出将由高变成低电平,经非门变为高电平使蜂鸣器鸣叫。同时或非门的低输出经过与门使得脉冲信号无法进入CLK端,即芯片的CLK保持低电平,此时芯片处于数据保持状态,按下除复位之外的任何的按键都将不会发生电路状态的变化,即输入被锁定,达到阻止其他选手抢答的目标。而后,主持人按下复位,准备进入下一轮抢答。
四、单元电路设计
1、按钮电路
下图为四路开关阵列电路,从图上可以看出其结构非常简单。当任一开关按下时,相应的输出为低平,否则
为高电平。
2、触发锁存电路
下图3所示为74LSl75外引线排列图和逻辑电路图。其中,D R 是异步清零控制端。D 0~D 3是并行数据输入端,CP 为时钟脉冲端,Q 0~Q 3是并行数据输出端,0Q ~3Q 是Q 0~Q 3的反码数据输出端。
图 4所示电路的数码接收过程为:将需要存储的四位二进制数码送到数据输入端D 0~D 3,在CP 端送一个时钟脉冲,脉冲上升沿作用后,四位数码并行地出现在四个触发器Q 端。
V CC GND
1 2 3 5 6 7 4 8
9
10
11
12
13
14 15
16
Q 3
D 3
D 2
Q 2
CP
Q 1 Q 0
D 1
D
R 74LS175
D 0 1
Q 2
Q 3
Q 0
Q
图 3
CP Q 0
R 1D
C1
Q Q
R 1D
C1
1
Q Q
R
1D
C1
2
Q Q
R
1D C1 3
Q Q
Q 1
Q 2
Q 3
1
1 D 0
D 1
D 3
FF 0 FF 1 FF 2 FF 3 D
R
图 4
图5示是4位集成寄存器74LSl75
图5
下表1所示是D触发器功能表:
表1 74LS175的功能表
清零时钟输入输出
工作模式CR CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q
0 ×××××0 0 0 0 异步清零
1 ↑1D 2D 3D 4D 1D 2D 3D 4D 数码寄存1 1 ××××保持数据保持1 0 ××××保持数据保持
特性方程:当D=0时Q n+1=0,当D=1时Q n+1=1,由此得D
触发器特性方程为Q n+1=D.
图6所示即为4路触发锁存电路。图中74LS175为4D锁存器,一开始,当所有开关均未按下时,锁存器输
出全为高电平,经4输入与非门和非门后的反馈信号仍
为高电平,该信号作为锁存器使能端控制信号,使锁存
器处于等待接收触发输入状态;当任一开关按下时,输
出信号中必有一路为低电平,则反馈信号变为低电平,
锁存器刚刚接收到的开关被锁存,这时其它开关信息的输入将被封锁。由此可见,触发锁存电路具有时序电路的特征,是实现抢答器功能的关键。
说明:CLK代表时钟脉冲输入端CP POL代表功能输入端M。
图6
3、LED显示电路
图7即为LED显示电路,由LED发光二极管和限流电阻组成,当锁存器输出高电平时LED亮。
图7
4、报警电路
图8为蜂鸣器报警电路,当74LS20输出高电平时报