数字电子课程设计_4路抢答器课程设计报告

四人智力竞赛抢答器课程设计报告

一、设计题目

题目：四人智力竞赛抢答器

二、设计任务和要求

1）设计任务

设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。

2）设计要求

(1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。

(3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。

(4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

(6)可用石英晶体振荡器或者555定时器产生频率为1H z的脉冲信号，作为定时计数器的CP信号。

三、原理电路设计：

1、方案比较；

方案一：

抢答电路：使用74ls175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。

主持人电路：；利用74ls190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74ls190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74ls48编码器将即时时间进行编码，并送到7段共阴数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。

方案二：

锁存电路采用CD4042来触发，如果用CD4042，则可以用低电平触发，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，CD4042 立即被锁存，同

RC端来将时蜂鸣器鸣叫1s，这时抢答无效。此外当倒计时到0时，利用借位0

锁存器的信号置零。而不是像方案一那样使用max/min端。

对以上两个方案进行比较可以发现，两个方案均能理论上实现电路的功能，但是从实际情况看，CD4042比较少见，很难买到这个芯片，而74ls175则很常

RC同样见，比较容易买到。而在实际情况中，虽然74ls190的max/min端和0

RC只有半个周期的变化，并不能将时钟信号置零，而max/min 是借位端，当时0

有一个周期的变化，所以用max/min比较合适。宗上所述，选择第一个方案比较合理。

2、电路流程图；Array

整个电路如上图所示，主要分为两部分，一个是倒计时部分，一个是抢答电路，其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成，其中锁存器电路可用1khz脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计时芯片，编码器电路路，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置为1秒钟。

3、单元电路设计；

（1）、锁存器电路的设计

锁存器电路采用以74ls175为中心的锁存器系统，当4个抢答输入端中出现低电平输入时信号时，锁存器立即锁存，禁止抢答，其原本为4个高电平的输出

端也变成3高一低，可以利用一个4输入与非门将其与非，再接一个非门后，可

以与74ls175的时钟信号相与非，使得CLK端的输入信号为底电平，从而阻止其余选手的抢答，从而达到锁存的目的74ls175的真值表如下：

锁存器的单元电路设计如下：

（2）、编码器电路的设计

编码器采样74ls148作为编码芯片，

将输入的信号进行编码，然后输出2二

进制码，由于74ls175为优先编码其，

故需要将其未用到的高优先级的端和

74ls175的输出的4与非端进行连接，避

免在无人抢答时输出型号。74ls148的真

值表如右图：

编码器电路如下：

（3）、译码器电路和数码管显示电路的设计

抢答部分和倒计时部分的译码器均采用74ls48芯片，而数码管则选择与之相对应的7段共阴数码管搭配，为避免电路过小，可在译码器与数码管间接上拉电阻以增大电流，上拉电阻选用1k的9针排阻。译码器电路和数码管显示电路设计如下：

74ls48的真值表如下：

（4）、倒计时电路的设计

倒计时电路采用74ls190作为倒计时芯片，并将其输入端置九，clk信号输入端采样1hz的信号输入，同时可利用其借位输出端MAX\MIN来控制抢答端，并且可以让电路在到零时保持。74ls190真值表如下：

倒计时单元电路如下：

（5）、时钟电路的设计

在本电路中需要两种时钟脉冲，一种是给74ls175提供的1khz 脉冲信号，另一种是给倒计时电路74ls190提供的1hz ，根据555多谐振荡器的频率计算公式：

2

ln )2(1

21C R R f +=

可以求得1hz 的电路电阻均取47k ，电容取10uf ，而1khz 电路的电阻取4.7k ，电容取0.1uf 。

（6）、单稳态电路及蜂鸣器的设计

为保证蜂鸣器鸣叫时间为一秒，可以使用单稳态触发电路来实现，单稳态电路的芯片可以选择74ls123。根据74ls123的暂稳态计算公式：

)7.01(28.0T

T T W R C R T +

= 我们可以选择R 为36k ，C 为100uf ，则在误差许可范围内，鸣叫时间大约是1秒。74ls123的真值表如下：

蜂鸣器采用有源蜂鸣器，为避免单稳态电路输出端电流不足，可以使用一个NPN 三极管来驱动蜂鸣器鸣叫。

单稳态电路及蜂鸣器电路如下：