数字抢答器课程设计
八路数字抢答器课程设计报告
八路数字抢答器课程设计报告八路数字抢答器是一种常见于教育培训场合的提问工具，它可以通过数字抢答、抢答器闪亮等方式来增加课堂趣味性和教学效果。
为了更好地应用数字抢答器进行教学，本次课程设计旨在介绍八路数字抢答器的基本操作和应用场景，并设计实践环节，以增强学员的实践能力和应用水平。
一、基本操作1.开机：插入电源，开启电源开关，即可开机。
抢答器闪亮即为开机成功。
2.测试：按下测试按键，抢答器将自动进行系统测试，测试完成后抢答器数字屏幕显示“88”，表示一切正常。
3.重置：重置抢答器将所有操作归零，按下清零或重置按键即可重置抢答器。
4.编号：抢答器可以识别8个不同编号的按键，每个按键对应一个编号。
用户可按下相应的编号按键进行测验。
5.抢答：当题目出现时，用户可以按下相应的编号按键进行抢答。
抢答成功后，闪亮的LED灯将亮起，提示答题成功。
二、应用场景1.考试测验：教师出题，学生抢答，通过抢答器计分，以增加趣味性和竞争性。
2.课堂测验：教师出题，学生抢答，通过抢答器计分，以检测学生对知识的掌握程度。
3.交互环节：教师出题，学生通过抢答器进行互动，夹杂讨论环节，可以增添学生对于知识的兴趣，同时也可以加深学生对于知识的理解。
三、实践环节本次实践环节将以课堂测验为例，介绍如何应用八路数字抢答器进行教学。
1.先规定好测试的题目和抢答器的编号，确保测试流程顺利。
2.测试开始后，让学生使用抢答器进行抢答，测试结束后查看抢答器分数，给予学生相应的评价。
3.如果测试时间充裕，可以在测试结束后对于测试结果再次进行复盘，引导学生理解做错的原因并加以改正。
四、总结八路数字抢答器是一种非常适合进行教学的工具，可以提高课堂趣味性，同时也可以检测学生对于知识的掌握程度。
在使用过程中，我们需要了解八路数字抢答器的基本操作和应用场景，结合教学实践进行应用，并根据测试结果进行评价，以不断提升学习效果。
八人数字式抢答器_课程设计
编号： 1电力电子技术课程设计报告书课题：数字式竞赛抢答器院（系）：机电工程学院专业：电气工程及其自动化学生姓名：蒋岷君学号：0800120313题目类型：☐理论研究☐实验研究☑工程设计☐工程技术研究☐软件开发2011 年1月6 日前言一、抢答器的主要内容l.任务要求和内容数字式竞赛抢答器具有数字显示抢答者序号功能同时配以声、光报警，以响应抢先抢答者的信号和序号，对犯规抢答者(包括提前和超前抢答)除声、光报警外，还有显示抢答犯规者序号的功能，同时还可以设置记分和奖罚记录等多种功能。
2．抢答器的使用步骤为：(1)电路上电抢答前，由抢答主持人进行系统复位，确定抢答允许时间。
(2)抢答主持入发出抢答命令同时按下定时开关。
(3)抢答者听到抢答开始命令后，通过各自的按钮开关输入抢答信号。
二、资料收集1、芯片资料的收集课设中用到了74LS148，74LS192，74LS48，555定时器、74LS00、74LS121、74ls04、74ls273等芯片。
其中74LS192、 555定时器、74LS00在数电书上学有，而对于没有学过的74LS148、74LS48、74LS121、74ls04、74ls273芯片则在网上找到相关应用资料。
2、抢答器的资料根据题目的要求我们在数电等相关书籍上找了各个芯片的使用方法，并在网络上也找到了一些相关的资料来辅助设计抢答器的原理和绘制电路图。
三、工作过程简介得到题目后我们先确定了大体的设计思路，每一个模块实现一个功能，确定了课设实施的方案，然后去找资料了解各芯片的功能，管脚图和逻辑图，结合实物熟悉各个芯片的使用。
并通过芯片实现其功能。
接下来的任务就去找资料，设计电路图，并且仿真。
经过仿真后，就开始画原理图和PCB图。
经过学习protel99实用教程后画PCB图更加熟练，更加有效率。
焊完板后接下来就是调试电路板，这可是个复杂的过程，74ls148有点问题，一上电就锁存了，没有达到预期的效果，经过排除和检查，电路板可以正常工作了。
数字抢答器设计报告
数字电路课程设计——抢答器的设计一、实验目的：四路数字抢答器的设计二、实验要求：1. 抢答器同时供4名选手抢答，分别用4个按钮D１~ D４表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如10秒）。
当主持人启动"开始"键后，定时器进行计时（0~9）。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，禁止抢答，定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红灯亮。
7．在主持人未启动“开始”键前，如有抢答者则其对应的红灯亮，同时数码管显示其号码。
8、选做功能:要求不仅要显示组号,还要显示抢答的次序。
三、实验框图及总体设计：如图所示为总体方框图。
其工作原理为：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器灭灯，开关灯灭，定时器显示设定时间；主持人将开关置“开始"端，宣布"开始"，开关灯亮，抢答器工作，同时定时器倒计时。
选手犯规提前抢答时，抢答器完成：编号锁存、编号显示以及对应红灯亮。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次将开关接地并重新复位。
数字抢答器框图：四、主要单元电路设计：所用器材:1、输入控制电路：此电路要求能够区分抢答者是否违规：若输入的抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮；若抢答信号是在“抢答开始”命令下达之后发出，则抢答有效。
数字抢答器课程设计3
目录1 绪论 (1)1.1课题描述 (1)1.2基本工作原理及框图 (1)1.3电路的基本功能 (2)2 单元电路设计及相关元件介绍 (3)2.1时钟电路 (3)2.1.1 脉冲源产生电路 (3)2.1.2 555的主要性能参数 (4)2.2定时电路 (5)2.2.1 定时电路工作原理 (5)2.2.2 74LS192的主要性能参数 (6)2.2.3 CD4511各引脚功能介绍 (7)2.3显示电路 (9)2.3.1 显示电路工作原理 (9)2.3.2 74LS148的主要性能参数 (9)2.3.3 74LS48功能表 (10)2.4抢答控制电路.. (11)2.4.1 抢答控制电路工作原理 (11)2.4.2 报警器工作原理 (11)3 整体电路设计 (12)3.1 定时抢答器工作原理 (12)3.2 定时抢答器工作原理图 (13)总结 (15)致谢 (16)参考文献 (17)1绪论1.1课题描述数字技术是当前发展最快的学科之一，数字逻辑器件已从60年代的小规模集成电路（SSI）发展到目前的中，大规模集成电路（MSI，LSI）及超大规模集成电路（VLSI）。
相应的，数字逻辑电路的设计方法在不断的演变和发展，由原来的单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计（中，小规模集成器件），软件逻辑设计（软件组装的LSI和VSI，如微处理器，单片机等）及兼有二者优点的专用集成电路（ASIC）设计。
目前数字技术已经广泛地应用于计算机，自动控制，电子测量仪表，电视，雷达，通信等各个领域。
例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，功能高，而且容易实现测量的自动化和智能化。
随着技术的发展，尤其是中，大规模和超大规模集成电路的发展，数字技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。
随着现代社会的电子科技的迅速发展，要求我们要理论联系实际，数字电子逻辑课程设计的进行使我们有了这个非常关键的机会，对于抢答器我们大家都知道那是用于抢答时用到的，选手进行抢答时，抢到题的选手来回答问题。
EDA课程设计报告--EDA数字抢答器
学生课程设计报告课程名称：EDA数字抢答器目录一、课程设计目的 (3)二、课程设计题目描述和要求 (3)三、课程设计报告内容 (4)四、结论 (21)五、结束语 (22)六、参考书目 (22)一、课程设计目的.设计一个可容纳4组参赛的数字式抢答器。
通过此次设计熟练掌握VHDL 语言，并掌握设计所用的软件。
二、课程设计题目描述和要求在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时，还可以设置计分、犯规及奖惩计录等多种功能。
本设计的具体要求是：(1) 设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
(2) 电路具有第一抢答信号的鉴别和锁存功能。
(3) 系统具有计分电路。
(4) 系统具有犯规电路。
系统设计方案：系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮可以用如TA、TB表示；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用如LEDA、LEDB、LEDC、LEDD表示，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（犯规警告模块，输出显示模块）。
三、课程设计报告内容按照要求，我们可以将整个系统分为四个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块；译码显示模块。
对于需显示的信息，需要增加或外接译码器，进行显示译码。
考虑到实验开发平台提供的输出显示资源的限制，我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
整个系统的大致组成框图如图2.1所示。
图2.1 LED A LED B LED C LED D3.1抢答鉴别模块3.1.1抢答鉴别模块的功能抢答队伍共分为四组A,B,C,D。
抢答器课程设计论文
抢答器课程设计论文一、课程目标知识目标：1. 学生能理解抢答器的原理，掌握其电路组成及功能。
2. 学生能运用所学知识，设计并制作一个简易的抢答器。
3. 学生了解抢答器在现实生活中的应用，提高对电子技术的兴趣。
技能目标：1. 学生能够运用所学电子技术知识，分析并解决实际问题。
2. 学生通过动手实践，提高电路搭建、调试和故障排除的能力。
3. 学生培养团队协作和沟通能力，提高课堂参与度。
情感态度价值观目标：1. 学生对电子技术产生浓厚兴趣，培养探索精神。
2. 学生在实践过程中，树立自信心，勇于面对挑战。
3. 学生培养良好的团队精神，尊重他人，积极参与课堂讨论。
课程性质：本课程为电子技术实践课程，以学生动手实践为主，注重培养学生的实际操作能力和创新意识。
学生特点：五年级学生，具有一定的电子技术基础，好奇心强，喜欢动手操作，但注意力和耐心有限。
教学要求：结合学生特点，课程设计应注重趣味性和实践性，激发学生兴趣，提高动手能力。
教师需关注学生个体差异，进行分层教学，确保每个学生都能在课程中收获成果。
通过课程学习，使学生将所学知识与实际应用相结合，培养创新精神和团队合作能力。
二、教学内容本课程依据课程目标，结合电子技术教材第五章“数字电路”相关内容，组织以下教学内容：1. 抢答器原理及电路组成：讲解抢答器的基本原理，包括触发器、编码器、译码器等数字电路元件的功能和连接方式。
2. 抢答器电路设计：指导学生运用所学知识，设计一个简易的抢答器电路，包括电路图绘制、元件选择等。
3. 抢答器制作与调试：学生分组进行抢答器制作，学会电路搭建、调试和故障排除。
4. 抢答器在实际应用中的案例分析：分析抢答器在各类竞赛、答题节目中的应用，提高学生将理论知识应用于实际的能力。
教学内容安排如下：第一课时：抢答器原理及电路组成介绍，使学生了解抢答器的工作原理和电路结构。
第二课时：抢答器电路设计，指导学生绘制电路图，选择合适的元件。
第三课时：抢答器制作与调试，学生动手实践，提高操作能力。
抢答器的设计与制作（五篇范例）
抢答器的设计与制作（五篇范例）第一篇：抢答器的设计与制作抢答器的设计与制作抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和ＰＬＤ器件设计抢答器的方法。
1抢答器的基本组成及工作原理1.1抢答器的组成抢答器的一般构成框图如图1.1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。
下面逐一给予介绍。
图1.1抢答器的组成框图（１）开关阵列电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。
开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
（２）触发锁存电路当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
（３）编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。
（４）７段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
（５）数码显示器数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
1.2抢答器的工作原理(1)开关阵列电路图1.2所示为８路开关阵列电路，从图上可以看出其结构非常简单。
电路中，Ｒ1～Ｒ8为上拉和限流电阻。
当任一开关按下时，相应的输出为低电平，否则为高电平。
图1.2开关阵列电路(2)触发锁存电路图1.3所示为８路触发锁存电路。
图中，74HC373为8D锁存器，一开始，当所有开关均未按下时，锁存器输出全为高电平，经８输入与非门和非门后的反馈信号仍为高电平，该信号作为锁存器使能端控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为低电平，则反馈信号变为低电平，锁存器刚刚接收到的开关被锁存，这时其它开关信息的输入将被封锁。
数字逻辑电路课程设计——抢答器
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器采用倒计时计数到0。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。
红灯亮，并在数码管管上显示该抢答选手。
7.如果主持人未启动“开始”键，有人抢答，为提前抢答。
显示其号码，此时红灯亮提示。
三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。
此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。
2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。
如果再次抢答必须由主持人再次操作"开始"状态开关。
四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字抢答器摘要当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那么也就必然离不开抢答器。
因此抢答器是机关学校、电视台等单位开展智力竞赛活动必不可少的设备，通过抢答者的按键、数码显示等能准确、公正、直观地判断出优先抢答者。
本产品采用了数字显示器直接指示，自动锁存显示结果，并自动复位的设计思想，由数字电路以及外围电路组成，分为八路抢答；在抢答同时附有声音输出接口，提示主持人此时已完成这次的抢答。
不仅如此，为了方便不同场合的智力竞赛活动，为需要定时答题者提供可调计时器，无需人工参与。
与其他抢答器电路相比较有分辨时间极短、结构清晰、成本低、易操作、制作方便等优点。
关键词：竞赛活动、抢答、锁存、复位、可调倒计时目录1 引言 (3)2 设计目的 (3)3 设计指标及要求 (3)4 总体框图设计与论证 (4)5 功能模块设计及系统工作分析 (5)5.1功能模块设计 (5)5.2 系统工作原理分析 (6)5.3主要元器件功能介绍 (7)5.3.1锁存器（74HC573） (7)5.3.2优先编码器（74LS147） (8)5.3.3计数器（74LS192） (9)5.3.4显示译码器（CD4511、74LS48） (10)6 实验器材清单 (13)7 设计步骤及各功能电路调试 (14)7.1 仿真 (15)7.2 调试锁存器电路 (15)7.3 调试编码与译码显示电路 (16)7.4调试控制电路 (16)7.5秒脉冲 (16)7.6调时电路 (17)8 心得体会 (17)谢辞 (19)参考文献 (20)附录A： (21)附录B： (22)数字竞赛器1 引言在科技高速发展的21世纪，人才成为最重要的社会资源之一。
竞争日益激烈，人才选拔，评选择优的活动越加频繁，而在这些活动当中，往往分为几组选手参加，针对主持人提出的问题，如果用举手的方式抢答，往往会因主持人判断的误差，造成比赛的不公平性。
本着公平公正的原则，就需要有一种稳定、准确的工具，因此数字竞赛器应运而生，由于其准确性高、实用性强，所以得到迅速推广，从最初的益智类节目，广泛应用到各类活动、娱乐节目中。
早期的竞赛器只由几个过三极管、可控硅、发光二极管等组成，能通过发光二极管的指示辨认出选手号码，现在大多数竞赛器单片机或数字集成电路组成。
2 设计目的通过课题设计一个八路抢答器与可调定时器，运用所学数字电子电路的知识进行理论设计、安装调试、后期制作、分析总结等环节，以提高在电子技术方面的实践技能和科学作风，学习掌握工程设计的方法和组织实践的基本技能。
3 设计指标及要求3.1 设计一个可供8名选手参加比赛的8路数字显示抢答器。
他们的编号分别为1、2、3┅┅8各用一个抢答按钮，编号与参赛者的号码一一对应，此外还有一个按钮给主持人用来清零。
3.2 抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出来。
在主持人将系统清零后，若有参赛者按动按钮，数码管立即显示出最先动作的选手的编号，（也可同时用蜂鸣器发出间歇声响，并保持到主持人清零以后。
3.3 抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。
即不显示后动作的选手编号。
3.4 主持人有控制开关，可以手动清零复位3.5 竞赛器具有可调倒计时的功能，且倒计时的时间由主持人设定（如30秒）。
当主持人启动“开始”键后，定时器进行倒计，也可根据比赛的实际情况设计答题倒计时的时间。
4 总体框图设计与论证图1-1 设计原理方框图如图所示为总体方框图。
其工作原理为：1.接通电源后，主持人将开关拨到“清除”状态，抢答器处于静止状态，编号显示器和指示灯灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答。
2.抢答器完成，优先判断抢答的组号，并将编号进行锁存，然后通过译码器将编号显示在七段数码管上，并且扬声器提示。
3.如果再次抢答必须由主持人操作“清除”和“开始”状态的开关，即需要主持人清零。
4.选手答题时可以通过可调计时器设定时间。
5 功 能 模 块 设 计 及 系 统 工 作 分 析5.1 功能模块设计图1-2-1抢答器电路原理图数字竞赛器的电路原理图如图1-2-1，该竞赛器电路由复位电路、抢答触发控制电路、 LED 数码显示电路、计时电路等组成。
复位电路由复位按钮0J 、限流电阻9R 、两输入与非门74LS00、八输入与非门74LS30以及D 锁存器74LS573的两个使能控制端锁存允许端LE 端（高电平有效）和三态允许控制端OE 端（低电平有效）等组成。
抢答触发控制电路由抢答按钮1J -8J 、限流电阻1R -8R 以及74LS573的八个输入端等组成。
LED 数码显示电路由10线-4线的编码器74LS147、七段译码器CD4511、七段共阴数码管等组成。
可调计时器的原理图如图1-2-2，该电路主要由555提供计数脉冲，经过74LS192组成的计数电路，由4511与74LS48译码，再由数码管显示所构成。
其中主要由74LS00与非门构成的二选一数据选择器和RC 去抖动电 路实现该电路的可调性。
5.2 系统工作原理分析图1-2-2可调计时器电路原理图数字竞赛器的电路原理图如图1-2，该电路采用6个数字集成电路，其中74LS573为D 锁存器，74LS30为8输入的与非门，74LS00为两输入与非门，74LS147为10线-4线的编码器、CD4511为七段译码器、以及七段共阴数码管等组成。
为了使译码后数码管能显示数字，该电路将译码器的D 端输入接74LS573的锁存控制输入端，数字被锁存时，该端为低电平，数码管为正常显示数字；允许数据输入时，74LS573的11脚为高电平，经过译码后数码管不显示，这样正好满足了电路的要求。
比赛时，1J 、2J ···8J 由参赛选手控制，0J 由主持人控制。
该键在主持人喊“开始”前按下，开始后当任意一个选手抢先按下按钮时，74LS30的输出将跳变为低电平，这个低电平使74LS573处于锁存状态，那么其他选手再按抢答按钮就无效了。
此时它的输出0Q 、1Q ….7Q 被锁存，随即编码器进行编码。
74LS147为10线到4线的编码器，输入端为低电平有效，输出为反码。
编码完毕经CD4511译码后通过七段共阴数码管将相应抢答选手编号显示出来。
同时74LS30的这个低电平使二极管VD 导通，驱动蜂鸣器BL 发出“嘀”声。
一轮抢答结束，由主持人按动清除复位按钮0J ，对D 锁存器进行解锁。
又进行下一轮抢答。
当允许数据输入时，74LS573的11脚为高电平，经过译码后数码管不显示。
同时BL 不发音。
5.3 主 要 元 器 件 功 能 介 绍5.3.1 锁存器（74HC573）锁存器74HC573的输出端为0Q ～7Q 可直接与总线相连。
当三态允许控制端 OE 为低电平时，0Q ～7Q 为正常逻辑状态，可用来驱动负载或总线。
当OE 为高电平时，0Q ～7Q 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时，Q 随数据D 而变。
当LE 为低电平时，O 被锁存在已建立的数据电平。
输出能直接接到CMOS ，NMOS 和TTL 接口上。
操作电压范围：2.0V ～6.0V低输入电流：1.0uACMOS 器件的高噪声抵抗特性引出端符号：0D ～7D 数据输入端OE 三态允许控制端（低电平有效）LE 锁存允许端0Q ～7Q 输出端74LS573外部管脚图如图1-3：图1-3 74LS573引脚图真值表如表1-1所示：表1-1 5.3.2 优先编码器（74LS147）优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。
10线-4线8421 BCD 码优先编码器74LS147的引脚图如图3.4所示，其中第9脚NC 为空。
74LS147优先编码器有9个输入端和4个输出端。
某个输入端为0，代表输入某一个十进制数。
当9个输入端全为1时，代表输入的是十进制数0。
4个输出端反映输入十进制数的BCD 码编码输出。
图1-5 74LS147引脚图5.3.3 计数器 （74LS192）192 的清除端是异步的。
当清除端（MR ）为高电平时， 不管时钟端（CP D 、CP U ）状态如何，即可完成清除功能。
192 的预置是异步的。
当置入控制端（PL ）为低电平时， 不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。
192 的计数是同步的，靠CP D 、CP U 同时加在4 个触发器上而实现。
在CP D 、CP U 上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。
当进行加计数或减计数时可分别利用CP D 或CP U ，此时另一个时钟应为高电平。
当计数上溢出时，进位输出端（U TC ）输出一个低电平脉冲，其宽度为CP U 低电平部分的低电平脉冲；当计数下溢出时， 错位输出端（D TC ）输出一个低电平脉冲，其宽度为CP D 低电平部分的低电平脉冲。
功能表如表1-2：表1-25.3.4 显示译码器（CD4511、74LS48）CD4511、74LS48是用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
引脚排列如图 3.5 所示。
其中a b c d 为 BCD 码输入，a为最低位。
LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。
BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。
另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。
LE是锁存控制端，高电平时锁存，低电平时传输数据。
a～g是 7 段输出，可驱动共阴LED数码管。
另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。
图1.6 CD4511引脚图BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。