常用逻辑电路
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
数电基本逻辑电路
数电基本逻辑电路数电基本逻辑电路是数字电子技术的基础，广泛应用于计算机、通信、控制等领域。
通过组合不同的逻辑门，可以实现各种数字逻辑功能。
本文将介绍几种常见的基本逻辑电路，包括与门、或门、非门、异或门和与非门，希望能够对读者理解数电基础知识起到指导作用。
首先，我们来介绍与门。
与门是最基本的逻辑门之一，它有两个或多个输入信号和一个输出信号。
只有当所有的输入信号都为高电平时，输出信号才为高电平；否则，输出信号为低电平。
与门的逻辑符号为“∧”，逻辑公式为Y=A∧B（其中Y为输出信号，A和B为输入信号）。
接下来是或门。
或门也是常用的逻辑门，它也有两个或多个输入信号和一个输出信号。
只要有任何一个输入信号为高电平，输出信号就为高电平；只有所有输入信号都为低电平时，输出信号才为低电平。
或门的逻辑符号为“∨”，逻辑公式为Y=A∨B。
再来是非门。
非门只有一个输入信号和一个输出信号，它将输入信号取反作为输出信号。
当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
非门的逻辑符号为“¬”，逻辑公式为Y=¬A。
异或门是一种常用的逻辑门，它有两个输入信号和一个输出信号。
当输入信号相同时，输出信号为低电平；当输入信号不同时，输出信号为高电平。
异或门的逻辑符号为“⊕”，逻辑公式为Y=A⊕B。
最后是与非门。
与非门是一种特殊的逻辑门，它先进行与运算，然后再进行非运算。
它有两个输入信号和一个输出信号。
当两个输入信号都为高电平时，输出信号为低电平；否则，输出信号为高电平。
与非门的逻辑符号为“⇥”，逻辑公式为Y=(A⋅B)⇥。
以上是数电基本逻辑电路的介绍。
通过组合不同的逻辑门，我们能够实现各种数字逻辑功能，如加法器、减法器、译码器、编码器等。
这些逻辑电路对于计算机的运算和控制起着重要的作用。
在应用中，我们可以通过电路设计软件进行逻辑电路的模拟和验证。
同时，我们还可以根据逻辑功能的需求选择适当的逻辑门进行组合，实现所需的数字逻辑功能。
逻辑门电路工作原理
逻辑门电路工作原理
逻辑门电路是数字电子电路中的基本元件，用于进行逻辑运算和控制。
逻辑门电路主要由晶体管和其他电子元件组成，在输入端和输出端之间传输电信号进行逻辑计算。
逻辑门电路根据其功能可以分为与门、或门、非门、与非门、或非门等。
与门的原理是当所有输入端同时为高电平（1）时，输出端才
为高电平；否则输出端为低电平（0）。
或门的原理是当任意一个输入端为高电平时，输出端就为高电平；只有当所有输入端都为低电平时，输出端才为低电平。
与非门的原理是与门的输出端的电平进行取反操作，即当所有输入端同时为高电平时，输出端为低电平；否则输出端为高电平。
或非门的原理是或门的输出端的电平进行取反操作，即当任意一个输入端为高电平时，输出端为低电平；只有当所有输入端都为低电平时，输出端才为低电平。
逻辑门电路通过输入信号的组合来进行逻辑计算，并将计算结果通过输出端输出。
逻辑门电路可以根据需要进行组合和级联，实现更复杂的逻辑功能，如加法器、计数器等。
总之，逻辑门电路通过控制和组合输入信号，实现逻辑计算和控制的功能，是数字电子电路中重要的基本元件。
逻辑电路的基础知识
逻辑电路的基础知识一、逻辑电路的概念及分类逻辑电路是指由逻辑门组成的电路，其输入和输出信号只有两种状态：高电平和低电平。
逻辑电路按照功能可分为组合逻辑电路和时序逻辑电路。
组合逻辑电路输出仅取决于输入，而时序逻辑电路的输出还受到时钟信号等因素的影响。
二、基本逻辑门1. 与门（AND Gate）：当所有输入都为高电平时，输出为高电平；否则输出为低电平。
2. 或门（OR Gate）：当任意一个输入为高电平时，输出为高电平；否则输出为低电平。
3. 非门（NOT Gate）：当输入为高电平时，输出为低电平；否则输出为高电平。
4. 异或门（XOR Gate）：当输入相同时，输出为低电平；否则输出为高电平。
三、逻辑运算符1. 与运算符（&&）：当且仅当两个条件都成立时返回true。
2. 或运算符（||）：只要有一个条件成立就返回true。
3. 非运算符（!）：如果条件成立，则返回false；否则返回true。
四、布尔代数布尔代数是一种数学分支，用于描述二进制变量之间的关系。
它包括基本运算（与、或、非）和衍生运算（异或、与非、或非等）。
布尔代数可以用来简化逻辑电路的设计。
五、Karnaugh图Karnaugh图是一种用于简化布尔代数的工具。
它将输入变量的所有可能取值表示为一个二维表格，然后将相邻的1合并为更大的区域，以减少逻辑门数量。
Karnaugh图可以用于组合逻辑电路的设计。
六、触发器触发器是时序逻辑电路中常用的元件，它可以存储一个二进制状态，并根据时钟信号进行状态转换。
常见的触发器包括SR触发器、D触发器、JK触发器等。
七、计数器计数器是一种常见的时序逻辑电路，它可以根据时钟信号进行计数操作。
常见的计数器包括二进制计数器和BCD计数器。
八、多路选择器多路选择器是一种组合逻辑电路，它可以根据控制信号从多个输入中选择一个输出。
常见的多路选择器包括2:1选择器和4:1选择器等。
九、总线总线是一种用于连接多个设备的通信线路，它可以传输数据和控制信息。
常用逻辑门电路的研究(一)A
实验内容
注意事项
集电极开路门
实验目的
实验原理
实验内容
注意事项
74LS03 引脚图
几种常用逻辑门的逻辑符号比较示例 标准 非门 与门 国标 或门 与非门 异或门
国外
三、实验内容
1、信号波形的测试
用信号源产生2KHZ方波，调整幅度，用示 方波，调整幅度， 用信号源产生
实验目的
波器实测峰峰值为 ，画出此波形。 波器实测峰峰值为4V，画出此波形。再用信号 实测峰峰值 源产生2KHZTTL信号，画出此波形，并与方波 TTL信号 画出此波形， 信号， 源产生 信号比较，得出相应结论。 信号比较，得出相应结论。
实验目的
这两个波形图，标出信号周期、 这两个波形图，标出信号周期、幅度和两信号 的相位关系。 的相位关系。
实验原理
实验内容
注意事项
四、注意事项
若出现故障，检测时因遵循以下步骤： 若出现故障，检测时因遵循以下步骤：
实验目的
1、检查电源及各使能端。 、检查电源及各使能端。 2、检查各集成块输入输出是否正常。 、检查各集成块输入输出是否正常。 （一级一级检查到集成块引脚，注意 一级一级检查到集成块引脚， 不要造成引脚短路。） 不要造成引脚短路。）
注意事项
二、实验原理
CMOS常用门电路 1. CMOS常用门电路
实验目的
四2 输入或非门
实验原理
实验内容
注意事项
CD4001 引脚图 F=A+B
四2 输入与非门
实验目的
实验原理
实验内容
注意事项
CD4011 引脚图
F= AB
六反相器
实验目的
实验原理
实验内容
7种逻辑门电路的逻辑符号和逻辑表达式
序在现代电子学和计算机科学中，逻辑门电路是至关重要的基础组成部分。
而逻辑门电路最基本的形式就是7种逻辑门，它们分别是与门、或门、非门、异或门、与非门、或非门以及同或门。
每种逻辑门都有其独特的逻辑符号和逻辑表达式，它们在数字电子电路中扮演着不可或缺的角色。
接下来，我们将深入探讨这7种逻辑门电路的逻辑符号和逻辑表达式，并从浅到深逐步分析它们的原理和应用。
一、与门与门是最简单的逻辑门之一，它的逻辑符号是一个“Λ”形状，而其逻辑表达式可以用“Y=A·B”来表示。
在与门电路中，只有当输入的布尔值均为1时，输出才会为1；否则输出为0。
这个逻辑表达式实际上就表明了与门的原理，即只有当所有输入为真时，输出才为真。
二、或门或门的逻辑符号是一个“V”形状，而其逻辑表达式可以用“Y=A+B”来表示。
与与门相反，或门只要有一个输入为1，输出就为1；只有当所有输入为0时，输出才为0。
可以看出，或门的逻辑表达式和与门的逻辑表达式是相对应的。
三、非门非门的逻辑符号是一个“￢”形状，而其逻辑表达式可以用“Y=￢A”来表示。
非门的原理是将输入的布尔值取反，即如果输入为1，则输出为0；如果输入为0，则输出为1。
四、异或门异或门的逻辑符号是一个带有一个加号的“⊕”形状，而其逻辑表达式可以用“Y=A⊕B”来表示。
异或门的原理是只有当输入不同时为1时，输出为1；否则输出为0。
异或门也常被用于比较两个输入是否相等的情况。
五、与非门与非门实际上是与门和非门的组合，其逻辑符号是一个与门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A·B)”表示。
与非门的原理是先进行与运算，再对结果取反。
六、或非门或非门实际上是或门和非门的组合，其逻辑符号是一个或门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A+B)”表示。
或非门的原理是先进行或运算，再对结果取反。
七、同或门同或门的逻辑符号是一个带有一个加号和一个横线的“⊙”形状，而其逻辑表达式可以用“Y=￢(A⊕B)”表示。
第2章 逻辑门电路
20102010-9-14
2.1.1 非门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“非”逻辑关系。 逻辑关系。 逻辑符号： 逻辑符号： 非门电路： 非门波形图： 非门电路： 非门波形图：
非门工作特点： 非门工作特点： ● 当输入端A 为高电平1（+5V）时，晶体管 当输入端A 为高电平1 +5V） 导通， 端输出0.2～0.3V的电压 的电压， 导通，L 端输出0.2～0.3V的电压，属于低电平 范围； 范围； ● 当输入端为低电平0（0V）时，晶体管截止，晶体管集电 当输入端为低电平0 0V） 晶体管截止， 发射极间呈高阻状态，输出端L的电压近似等于电源电压； 极—发射极间呈高阻状态，输出端L的电压近似等于电源电压； ● 任何能够实现 L = A “非”逻辑关系的电路均称为“非门”， 逻辑关系的电路均称为“非门” 也称为反相器。式中的符号“ 表示取反， 也称为反相器。式中的符号“-”表示取反，在其逻辑符号的输出 端用一个小圆圈来表示。 端用一个小圆圈来表示。
同或门电路： 同或门电路：
逻辑符号： 逻辑符号：
提
示
双输入端同或门波形图： 双输入端同或门波形图：
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为低电平； 一定为低电平；而当输入端 A、B 的电平状态相同时， 的电平状态相同时， 一定为高电平。 输出端 L 一定为高电平。
20102010-9-14
第二章（1） 第二章（
3
2.1.2 与门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“与”逻辑关系。 逻辑关系。 与门电路： 逻辑符号： 与门波形图： 与门电路： 逻辑符号： 与门波形图：
常见组合逻辑电路【共32张PPT】
else begin q<=d; qn<=~d; end
end
endmodule
2、带清零端、置1端的JK触发器
module JK_FF(CLK,J,K,Q,RS,SET);
input CLK,J,K,SET,RS;
output Q;
reg Q;
always @(posedge CLK or negedge RS or negedge SET )
采用“assign”语句是描述组合逻辑电路最常用的方法之一。
（3）用“always”或“initial”过程块。 （行为描述）
使用initial和always的区别
“always”块既可用于描述组合逻辑，也可描述时序逻辑。
always语句是不断地重复活动的，直到仿真过程结束。但always语句后的
同步置数，低电平有效. input A,B,C,D; output F;
常见组合与时序逻辑电路Verilog HDL描述 3’b110:out=8’b10111111;
output pass;
default： out =8 'bx;
reg[2:0] outcode;
begin 端口信号名称可以采用位置关联方法和名称关联方法进行连接。
begin if(h) outcode=3’b111;
if(!RS) Q<=1’B0;
（1）调用内置门元件描述
module gate3(F,A,B,C,D);
input A,B,C,D; output F;
nand (F1,A,B); and(F2,B,C,D); or(F,F1,F2); //调用内置门
4’d6:{a,b,c,d,e,f,g}=7’b1011111;
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用逻辑电路
在逻辑电路中，输入和输出只有两种状态，即高电平和低电平。通常以逻辑“1”和“0”表示电平高
低。
1、 与门
是一个能够实现逻辑乘运算的、多端输入、单端输出的逻辑电路。
输入 输出
A端 B端
Y
0 0 0
1 0 0
0 1 0
1 1 1
逻辑解释：
即如右边图所示，当开关A与B当中只有全部闭合（即为高电平1）时，才会有输出（即灯泡才
会亮）所以在与门电路中，只有输入的全部条件为高电平“1”时输会有输出。
输入 输出
A端 B端
Y
0 0 0
1 0 1
0 1 1
1 1 1
语言表达为：“有0出0，全1出1”
2、 或门
是一个能够实现逻辑加运算的、多端输入、单端输出的逻辑电路。
逻辑解释：
即如右边图所示，当开关A与B当中只要有一个开关闭合（即为高电平1）时，就会有输出（即
灯泡才会亮）所以在或门电路中，只要输入的为高电平“1”就会有输出。
输入 输出
A端 B端
Y
0 0 1
1 0 0
0 1 0
1 1 0
语言表达为：“有1出1，全0出0”。
3、 非门
是一个能够实现逻辑非运算的、单端输入、单端输出的逻辑电路。非就是反，就是否定，也就是
输入与输出的状态总是相反。
输入 输出
A端 B端
A·B Y
0 0 0 1
0 1 0 0
1 0 0 0
1 1 1 0
逻辑解释：
如右边图所示，当开关K断开时灯亮，开关闭合时灯灭。如以开关断开为灯亮，开关接通为灭
为结果，则开关K与灯泡的因果关系为非逻辑关系。
语言表达为：“有0出1，有1出0”。
复合逻辑门电路：
4．与非门
将一个与门与一个非门联接起来就构成了一个与非门。
输入 输出
A端 B端
A·B Y
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
根据与门和非门的逻辑功能，可以列出与非门逻辑关系真值表。其逻辑功能的特点是：“当
输入全为1，输出为0；只要输入有0，输出就为1”。
5．或非门
将一个或门与一个非门联接起来就构成了一个或非门。
根据或门和非门的逻辑功能，可以列出与非门逻辑关系真值表。
输入 输出
A端 B端
A·B Y
0 0 0 1
0 1 0 0
1 0 0 0
1 1 1 0
其逻辑功能的特点是：
“当输入全为0，输出为1；只要输入有1，输出就为0”。
6．异或门
异或门只有两个输入端和一个输出端，。
其逻辑功能的特点是：“当两个输入端一个为0，另一个为1时输出为1，当两个输入端均为1
或均为0时，输出为0”。
真值表如下：
输入 输出
A端 B端
Y
0 0 1
0 1 1
1 0 1
1 1 0
异或门的作用是：把两路信号进行比较，判断是否相同。当两路输入信号不同，即一个为高
电平，一个为低电平时，输出为高电平。反之当两个输出端信号相同时，即为高电平或低电平时，
输出为低电平”。
触发器：
触发器是计算机记忆装置的基本单元，它具有把以前的输入„记忆‟下来的功能，一个触发器能储
存一位二进制代码。下面我们简单的来介绍计算机中常用的几中触发器。
1．R-S触发器
R-S触发器的逻辑符号如下图所示，它有两个输入端，两个输出端。其中，S为置位信号输入端，
R为复位信号输入端；Q和Q非为输出端。规定Q为高、Q非为低时，该触发器为1状态；反
之为0状态。其真值表如下。
输入 输出
S端 R端 Q Q非
0 0
不确定 不确定
0 1
1 0
1 0
01 1
1 1
保持不变 保持不变
2．D触发器
D触发器又称数据触发器，它的逻辑符号如下图所示，R、S分别为强制置0、置1端，触发器
的状态是由时钟脉冲CLK上升沿到来时D端的状态决字。当D=1时，触发器为1状态；反之为
0状态。其真值表如下
时钟脉冲
输入 输出
D Q
0 0
1 1
3．J-K触发器
J-K触发器的逻辑符号如下，R、S分别为强制置0、置1端。K为同步置0输入端，J街?输
入端。触发器的状态是由时钟脉冲CLK下降沿到来时J、K端的状态决定，其真值表如下
时钟脉冲
输入 输出
J K Q
0 0 不变
0 1 0
1 0 1
1 1 翻转
J-K触发器的逻辑功能比较全面，因此在各种寄存器、计算器、逻辑控制等方面应用最为广泛。
但在某些情况，如二进制计数、移位元、累加等，多用D触发器。由于D触发器线路简章，所
以大量应用于移位寄存器等方面。
寄存器：
寄存器是由触发器组成的，一个触发器是一个一位寄存器。多个触发器就可以组成一个多位的寄
存器。由于寄存器在计算机中的作用不同，从而被命名不同，常用的有缓冲寄存器、移位寄存器、
计数器等。下面我们就简单的来介绍下这些寄存器的电路结构及工作原理。
1．缓冲寄存器
它是用来暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆
单元中去，下图是一个并行输入、并行输出的4位缓冲器的电路原理图，它由4个D触发器组
成。
启动时，先在清零端加清零脉冲，把各触发器置0，即Q端为0。然后，把数据加到触发器
的D输入端，在CLK时钟信号作用下，输入端的信息就保存在各触发器中（D0~D3）。
2．移位寄存器
移位寄存器能将所储存的数据逐位向左或向右移动，以达到计算机运行过程中所需的功能，请看
下图
启动时，先在清零端加清零脉冲，使触发器输出置0。然后，第一个数据D0加到触发器1
的串行输入端，在第一个CLK脉冲的上升沿Q0=Q0，Q1=Q2。Q3=Q0。其后，第二个数据D1
加到串行输入端，在第二个CLK脉冲到达时，Q0=Q1，Q1=Q0，Q2=Q3=0。以此类推，当第
四个CLK来到之后，各输出端分别是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。输出数据可用串行
的形式取出，也可用并行开式取出。
3．计数器
计数器也是由若干个触发器组成的寄存器，它的特点是能够把存款在其中的数据加1或减1。计
数器的种类也很多，有行波计数器、同步计数器等，下面我们就以行波计数器向大家作个介绍。
这种计数器的特点是：第一个时钟脉冲促使其最低有效位加1，使其由0变1；第二个时钟脉冲
促使最低有效位由1变0。同时推动第二位，使其由0变1；同理，第二位由1变0时又去推动
第三位，使其由0变1，这样有如水波前进一样逐位进位下去。
4．三态门（三态缓冲器）
为减少信息传输线的数目，大多数计算机中的信息传输线均采用总线形式，即凡要传输的同类信
息都走同一组传输线，且信息是分时传送的。在计算机中一般有三组总线，即数据总线、地址总
线和控制总线。为防止信息相互干扰，要求凡挂在总线上的寄存器或内存等，它的传输端不仅能
呈现0、1两个信息状态，而且还应能呈现第三种状态——高阻抗状态（又称高阻状态），即此
时好像它们的输出被断开，对总线状态不起作用，此时总线可由其它器件占用。三态门即可实现
上述的功能，它除具有输入输出端之外，还有一控制端。
当控制端E=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定；
当控制端E=0时，输出端呈高阻抗状态，该器件对总线不起作用。当寄存器输出端接至三态门，
再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。由于这里采用的是单向三态
门，所以数据只能从寄存器输出到数据总线。如果要实现双向传送，则要用双向三态门。
在这里有个问题问下大家，前面我们已把触发器，寄存器的概念跟大家讲解了一下，那么触发器、
寄存器、内存，这三者之间是一个什么样的关系呢？
答：通过前面的学习，我们知道触发器是计算机记忆装置的基本单元，一个触发器能储存一位二
进制代码。寄存器是由触发器组成的。一个触发器就职一个一位的寄存器，多个触发器就可以组
成一个多位的寄存器。内存是由大量寄存器组成的，其中每一个寄存器就称为一个存储单元。它
可以存放一个有独立意义的二进制代码。