电子秒表设计实验报告
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.学习电子秒表的调试方法。
二、实验原理
图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。
1.基本RS 触发器
图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出 作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。
5.电子秒表准确度的测试
利用电子钟或手表的秒计时对电子秒表进行校准。
五、实验调试
在电路调试过程中，刚开始由于555构成的多谐振荡器出现了一定的问题，脉冲信号不能成功输出，显示器停留在0不显示，最后下调整了555定时器的参数，使秒表正常运行。在整个电路调试过程中可以发现，理论计算出的值在实际运行中还是误差很大，需要在实际调试中试出最恰当的电阻和电容值。
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421 码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421 码十进制加法计数器。
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1.基本RS 触发器的测试
将图1 的两个输出端接逻辑电平显示，按动按钮开关K2（接地），记下Q 和 的值，按动按钮开关K1, Q 和 的值。
2.时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz 。
3.计数器的测试
淮阴工学院Байду номын сангаас
《数字电子技术》课程实验期末考核
2014-2015学年第2学期
实验名称：电子秒表电路的设计
班 级：
学 号：
姓 名：
学 院：
电子与电气工程学院
专 业：
自动化
系 别：
自动化
指导教师：
《数字电子技术》实验指导教师组
成 绩：
2015年07月
电子秒表电路的设计
一、实验目的
1.学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
十进制计数
QD↓
QAQDQCQB输出5421BCD 码
十进制计数
1 1
不 变
保 持
三、实验仪器
1.＋5V 直流电源2.双踪示波器
3.直流数字电压表4.数字频率计
5.单次脉冲源6.连续脉冲源
7.逻辑电平开关8.逻辑电平显示器
9.译码显示器10．74LS00 ×2、555 ×1、74LS90 ×3
11.电位器、电阻、电容若干
3.3将计数器①、②、③级连，进行逻辑功能测试。记录之。
4.电子秒表的整体测试
各单元电路测试正常后，按图11 －1 把几个单元电路连接起来，进行电子秒表的总体测试。
先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。
接线和调试时，应将各单元电路逐个进行接线和调试，即分别测试基本RS触器、单稳态触发器、时钟发生器及计数器、译码显示电路等逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的模块化测试方法有利于检查和排除故障，是调试电路的常用方法。
六、实验总结
通过本次课程设计，我了解数字秒表的主体电路组成及工作原理，熟悉了集成电路及有关电子元器件的使用，学习和掌握数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。首先是74LS90的功能，懂得实际应用上，应用串行和并行方式进行连接电路实现计数器的级联电路，进一步可以利用多片芯片设计各进制的计数电路。通过设计重启和停止，启动计数键，我更好的理解了74LS90各引脚的功能和用法。在利用555产生时钟信号时，我也学会了用这个芯片输出不同的频率的信号。
按动按钮开关K2（接地），则门1 输出 ＝1 ；门2 输出Q ＝0 ，K2复位后Q 、 状态保持不变。再按动按钮开关K1, 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。 由1 变0 ，送出负脉冲，启动单稳态触发器工作。
基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。
2.时钟发生器
注：集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图11 －3 为74LS90 引脚排列，表11 －1 为功能表。
通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1) 、R0(2) 对计数器清零，借助S9(1) 、S9(2) 将计数器置9 。其具体功能详述如下：
四、实验内容
由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。
实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本RS 触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……，直到测试电子秒表整个电路的功能。
(5)清零、置9 功能。
a)异步清零
当R0(1) 、R0(2) 均为“1 ”；S9(1) 、S9(2) 中有“0 ”时，实现异步清零功能，即QDQCQBQA＝0000 。
b)置9 功能
当S9(1) 、S9(2) 均为“1 ”；R0(1) 、R0(2) 中有“0 ”时，实现置9 功能，即QDQCQBQA＝1001 。
表11-1
输 入
输 出
功 能
清 0
置 9
时 钟
QDQCQBQA
R0(1)R0(2)
S9(1)S9(2)
CP1CP2
1
1
0
×
×
0
× ×
0
0
0
0
清 0
0
×
×
0
1
1
× ×
1
0
0
1
置 9
0 ×
× 0
0 ×
× 0
↓ 1
QA输 出
二进制计数
1 ↓
QDQCQB输出
五进制计数
↓ QA
QDQCQBQA输出8421BCD 码
通过这次实验我对数字电子技术有了更进一步的熟悉，加深了我对理论知识的理解，增强了个人的动手能力，巩固了所学知识，也使我们把理论与实践从真正意义上结合起来。
图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器 RW，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于计数器①的计数输入端CP2。
图11-2 单稳态触发器波形图图11－3 74LS90引脚排列
3.计数及译码显示
二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11－1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟脉冲进行五分频，在输出端QD取得周期为0.1S 的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。
3.1计数器①接成五进制形式，RO(1) 、RO(2) 、S9(1) 、S9(2) 接逻辑开关输出插口，CP2接单次脉冲源,CP1接高电平“1 ”，QD～QA接实验设备上译码显示输入端D 、C 、B 、A, 按表11 －1 测试其逻辑功能，记录之。
3.2计数器②及计数器③接成8421 码十进制形式，同内容（1 ）进行逻辑功能测试。记录之。
二、实验原理
图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。
1.基本RS 触发器
图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出 作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。
5.电子秒表准确度的测试
利用电子钟或手表的秒计时对电子秒表进行校准。
五、实验调试
在电路调试过程中，刚开始由于555构成的多谐振荡器出现了一定的问题，脉冲信号不能成功输出，显示器停留在0不显示，最后下调整了555定时器的参数，使秒表正常运行。在整个电路调试过程中可以发现，理论计算出的值在实际运行中还是误差很大，需要在实际调试中试出最恰当的电阻和电容值。
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421 码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421 码十进制加法计数器。
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1.基本RS 触发器的测试
将图1 的两个输出端接逻辑电平显示，按动按钮开关K2（接地），记下Q 和 的值，按动按钮开关K1, Q 和 的值。
2.时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz 。
3.计数器的测试
淮阴工学院Байду номын сангаас
《数字电子技术》课程实验期末考核
2014-2015学年第2学期
实验名称：电子秒表电路的设计
班 级：
学 号：
姓 名：
学 院：
电子与电气工程学院
专 业：
自动化
系 别：
自动化
指导教师：
《数字电子技术》实验指导教师组
成 绩：
2015年07月
电子秒表电路的设计
一、实验目的
1.学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
十进制计数
QD↓
QAQDQCQB输出5421BCD 码
十进制计数
1 1
不 变
保 持
三、实验仪器
1.＋5V 直流电源2.双踪示波器
3.直流数字电压表4.数字频率计
5.单次脉冲源6.连续脉冲源
7.逻辑电平开关8.逻辑电平显示器
9.译码显示器10．74LS00 ×2、555 ×1、74LS90 ×3
11.电位器、电阻、电容若干
3.3将计数器①、②、③级连，进行逻辑功能测试。记录之。
4.电子秒表的整体测试
各单元电路测试正常后，按图11 －1 把几个单元电路连接起来，进行电子秒表的总体测试。
先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。
接线和调试时，应将各单元电路逐个进行接线和调试，即分别测试基本RS触器、单稳态触发器、时钟发生器及计数器、译码显示电路等逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的模块化测试方法有利于检查和排除故障，是调试电路的常用方法。
六、实验总结
通过本次课程设计，我了解数字秒表的主体电路组成及工作原理，熟悉了集成电路及有关电子元器件的使用，学习和掌握数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。首先是74LS90的功能，懂得实际应用上，应用串行和并行方式进行连接电路实现计数器的级联电路，进一步可以利用多片芯片设计各进制的计数电路。通过设计重启和停止，启动计数键，我更好的理解了74LS90各引脚的功能和用法。在利用555产生时钟信号时，我也学会了用这个芯片输出不同的频率的信号。
按动按钮开关K2（接地），则门1 输出 ＝1 ；门2 输出Q ＝0 ，K2复位后Q 、 状态保持不变。再按动按钮开关K1, 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。 由1 变0 ，送出负脉冲，启动单稳态触发器工作。
基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。
2.时钟发生器
注：集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图11 －3 为74LS90 引脚排列，表11 －1 为功能表。
通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1) 、R0(2) 对计数器清零，借助S9(1) 、S9(2) 将计数器置9 。其具体功能详述如下：
四、实验内容
由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。
实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本RS 触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……，直到测试电子秒表整个电路的功能。
(5)清零、置9 功能。
a)异步清零
当R0(1) 、R0(2) 均为“1 ”；S9(1) 、S9(2) 中有“0 ”时，实现异步清零功能，即QDQCQBQA＝0000 。
b)置9 功能
当S9(1) 、S9(2) 均为“1 ”；R0(1) 、R0(2) 中有“0 ”时，实现置9 功能，即QDQCQBQA＝1001 。
表11-1
输 入
输 出
功 能
清 0
置 9
时 钟
QDQCQBQA
R0(1)R0(2)
S9(1)S9(2)
CP1CP2
1
1
0
×
×
0
× ×
0
0
0
0
清 0
0
×
×
0
1
1
× ×
1
0
0
1
置 9
0 ×
× 0
0 ×
× 0
↓ 1
QA输 出
二进制计数
1 ↓
QDQCQB输出
五进制计数
↓ QA
QDQCQBQA输出8421BCD 码
通过这次实验我对数字电子技术有了更进一步的熟悉，加深了我对理论知识的理解，增强了个人的动手能力，巩固了所学知识，也使我们把理论与实践从真正意义上结合起来。
图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器 RW，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于计数器①的计数输入端CP2。
图11-2 单稳态触发器波形图图11－3 74LS90引脚排列
3.计数及译码显示
二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11－1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟脉冲进行五分频，在输出端QD取得周期为0.1S 的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。
3.1计数器①接成五进制形式，RO(1) 、RO(2) 、S9(1) 、S9(2) 接逻辑开关输出插口，CP2接单次脉冲源,CP1接高电平“1 ”，QD～QA接实验设备上译码显示输入端D 、C 、B 、A, 按表11 －1 测试其逻辑功能，记录之。
3.2计数器②及计数器③接成8421 码十进制形式，同内容（1 ）进行逻辑功能测试。记录之。