第六章 输入输出及中断系统
计算机组成原理第六章课件白中英版
66MHz的Pentium，基本非流水线总线周期
64÷2×66×106 bps＝264 MB/S
66MHz的Pentium，2-1-1-1猝发读周期
32÷5×66×106 B/S＝422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少?
STROBE*（选通）信号
•输出低有效，才能使打印机接收数据
ACK*（响应）信号
•打印机接收数据结束回送负脉冲响应信号
BUSY（忙状态）信号
•打印机忙于处理接收到的数据，不能接收新的数据
6.3.3 总线数据传送模式
读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送）
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信：将数据分解成二进制位用一条信号 线，一位一位顺序传送的方式
串行通信的优势：用于通信的线路少，因而在 远距离通信时可以极大地降低成本
通信协议（通信规程）：收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据：59H＝01011001B，偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 总线仲裁：决定当前控制总线的主设备
•集中仲裁：中央仲裁器负责 •分布仲裁：比较各个主设备仲裁号决定
某一时刻，只能有一个主设备控制总线， 其它设备此时可以作为从设备
微型计算机原理作业第六章 习题与思考题
第六章习题与思考题典型例题解析例6-1 试述PC微机中断系统的分类与特点。
答：PC微机系统中断包括硬件（外部）中断和软件（内部）中断两大类。
硬件中断包括不可屏蔽中断NMI和可屏蔽中断INTR。
它们都由外部硬件产生。
软件中断包括软件中断INT nH和CPU内部特殊中断，它们由内部中断指令或执行程序过程中出现异常产生的。
软件中断又有DOS中断和BIOS中断之分。
硬件中断的特点是：（1）硬中断是外部事件而引起的中断，因此，硬件中断具有随机性和突发性。
（2）在硬件中断响应周期，CPU需要发中断回答信号(非屏蔽硬件中断不发中断回答信号)。
（3）硬件中断的中断号由中断控制器提供(非屏蔽硬件中断的中断号由系统指定为02H)（4）硬件中断一般是可屏蔽的(非屏蔽硬件中断是不可屏蔽的)。
软件中断的特点是：（1）软件中断是执行中断指令而产生的，无需外部施加中断请求信号。
在程序需要调用某个中断服务程序时，只要安排一条相应中断指令，就可转去执行所需要的中断程序，因此，中断的发生不是随机的，而是由程序安排好的。
（2）在软件中断响应周期，CPU不需要发中断回答信号。
（3）软件中断的中断类型号是在指令中直接给出，因此，不需要使用中断控制器。
（4）软件中断是不可屏蔽的。
例6-2 试述可编程控制器8259A的作用。
答：可编程控制器8259A在协助CPU处理中断事务中所起的作用主要是：（1）接受和扩充外部设备的中断请求。
外设的中断请求，并非直接送到CPU，而是通过8259A接受进来，再由它向CPU提出中断请求。
一片8259A可授受8个中断请求，经过级联可扩展到8片8259A，能接受64个中断请求。
（2）进行中断优先级排队。
外设的中断优先级排队，并不是CPU安排，而是由8259A安排的。
即由8259A中断请求输入引脚（IR）的编号决定的。
连到IR0上的外设中断优先级最高，连到IR7上的外设中断优先级最低。
（3）向CPU提供中断类型号。
V5第6章 S08输入输出接口
第6章S08输入输出接口S08AW系列微控制器的I/O接口采用模块化设计方式，即输入/输出系统端口由许多标准模块组成。
以S08AW60为例，其64-Pin封装的芯片端口包括PTA、PTB、PTC、PTD、PTE、PTF和PTG这7个I/O口，共54个通用I/O引脚。
这些引脚大都与片上多种外围设备复用，如定时器模块、通信模块和键盘中断模块等。
这些特殊外围设备模块的优先级比通用I/O接口的优先级高，因此当使能某个外围设备时，则与该复用管脚相关的输入/输出功能将被禁止。
本章主要介绍S08AW系列微控制器通用I/O端口的功能、设置和使用方法，以及按键和LED显示接口、输入/输出接口的设计例程等。
6.1S08 I/O端口原理通用I/O端口又称并行数字I/O端口，用来实现微控制器与外部设备的信息交换，并完成控制和数据采集，是微控制器一个必不可少的基本组成部分。
当一个MCU引脚作为通用I/O 端口时，应对该引脚的两个寄存器进行设置：一个是该引脚的方向寄存器，用来设定该引脚是用于输入还是输出；另一个是该引脚的数据寄存器，当用作输出时，应先将要输出的数据写入该数据寄存器，然后才能送到引脚上；当用作输入口时，引脚上的数据将先存入该数据寄存器，然后CPU再读该寄存器中已存入的数据。
设定MCU的某个引脚是输入还是输出的方向寄存器是PTxDD，PTxDD是方向寄存器的英文缩写名称，x代表A、B、C、D、E、F、G这八个端口之一。
6.1.1I/O端口引脚分布S08AW60的I/O引脚包括8个端口，共计54个引脚：●PTA(0-7)：A口8个引脚仅具有普通I/O引脚功能，没有与其它功能模块复用●PTB(0-7)：B口8个引脚可与ADC1模块共用●PTC(0-6)：C口7个引脚可与SCI2、IIC1以及MCLK模块共用●PTD(0-7)：D口8个引脚可与ADC1、KBI1、TPM1以及TPM2模块共用●PTE(0-7)：E口8个引脚可与SCI1、TPM1以及SPI1模块共用●PTF(0-7)：F口8个引脚可与TPM1以及TPM2模块共用●PTG(0-6)：G口7个引脚可与ICG以及KBI1模块共用S08AW60通用I/O引脚分布以及与各个功能模块的复用关系如图6-1所示。
微机原理与接口复习
微机原理与接⼝复习1、微机中各部件的连接采⽤什么技术？为什么？答：现代微机中⼴泛采⽤总线将各⼤部件连接起来。
有两个优点：⼀是各部件可通过总线交换信息，相互之间不必直接连线，减少了传输线的根数，从⽽提⾼了微机的可靠性；⼆是在扩展计算机功能时，只须把要扩展的部件接到总线上即可，⼗分⽅便。
2、微机系统的总线结构分哪三种？（选择/填空）答：单总线、双总线、双重总线3、模型机有哪些寄存器，以及作⽤？（选择/填空）答：通⽤寄存器组：可由⽤户灵活⽀配，⽤来存放参与运算的数据或地址信息。
地址寄存器：专门⽤来存放地址信息的寄存器。
程序计数器：它的作⽤是指明下⼀条指令在存储器中的地址。
指令寄存器：⽤来存放当前正在执⾏的指令代码指令译码器：⽤来对指令代码进⾏分析、译码，根据指令译码的结果，输出相应的控制信号4、8086CPU的内部结构由哪两部分组成，各组成部件⼜有哪些部件组成、功能是什么？答：8086CPU内部结构由BIU\EU两部分组成.(1)EU的组成和各组成部件功能如下:算术逻辑运算单元：⽤于8位/16位⼆进制算术和逻辑运算.通⽤寄存器组：⽤来存放操作数或操作数的地址标志寄存器：⽤来存放反映CPU运算的状态特征和存放某些控制标志数据暂存器：协助ALU完成运算,暂存参加运算的数据(2)BIU的组成和各组成部件功能地址加法器：⽤来形成20位物理地址段寄存器：⽤来存放段的基值IP：存放下⼀条指令的地址指令队列缓冲器：⽤来存放预取的指令总线控制逻辑：将内部总线和外部总线相连.5、8086/8088为什么采⽤地址/数据复⽤技术？8086有哪些管脚是复⽤的？答：考虑到芯⽚成本，8086/8088采⽤40条引线的封装结构。
40条引线引出8086/8088的所有信号是不够⽤的，采⽤地址/数据线复⽤引线⽅法可以解决这⼀⽭盾，从逻辑⾓度，地址与数据信号不会同时出现，⼆者可以分时复⽤同⼀组引线。
8086管脚复⽤有：AD15～AD0是分时复⽤的存储器或端⼝的地址和数据总线地址／状态总线A19／S6～A16／S3BHE/S7为⾼8位数据总线允许／状态复⽤引脚7、CPU在中断周期要完成哪些主要的操作？答：CPU在中断周期要完成下列操作：（1）关中断（2）保留断点（3）保护现场（4）给出中断⼊⼝地址，转去相应的中断服务程序（5）恢复现场（6）开中断(7) 返回8、芯⽚8255有⼏个控制字？各⾃功能如何？若8255A控制字写⼊同⼀个控制端⼝如何区分不同的控制字？答：芯⽚8255有2个控制字：⽅式选择控制字和端⼝C置位/复位控制字。
第六章1-3讲 可编程中断控制器
天津工业大学
SP/EN:双功能信号。 缓冲方式时， EN 为输出，控制缓冲 器传输的方向。 EN=0，表示允许8259A通过缓冲器输出。 EN=1，表示CPU写8259A。 非缓冲方式时，SP为输入，表示主从 关系， SP=1,表示主片， SP=0,表示从片。
天津工业大学
④控制逻辑：
向CPU发送中断请求信号，处理CPU的中断应 答信号INTA,直接连接到CPU的中断请求输入端 INTR. INT:8259A向CPU发出的中断请求信号，高电平 有效。 INTA:CPU响应中断时，约两个总线周期，称为 响应周期。用来对8259A的中断申请进行响应， 在中断响应周期中产生两个INTA信号， 第一个用来使中断请求服务寄存器相应位置1， 第二个INTA信号，8259A向CPU提供中断矢量号。
天津工业大学
⑦ 中断服务寄存器(ISR) 记录优选后的中断申请标志（正在执行 的中断服务程序其ISR相应位置1），后来 的中断申请在优先排队电路的控制下与当 前正在执行的中断过程进行优先级排队， 以决定是否实现中断嵌套。
天津工业大学
⑧中断屏蔽寄存器IMR 由CPU设置，以决定某个中断源是否被屏 蔽，当该寄存器中某一位置“1”时，表示 禁止该中断请求进入系统。通过IMR寄存器 可实现对各级中断的有选择的屏蔽。
• ♣SP/EN在非缓冲方式下，规定（SP＝1）时该
8259A是主片， （SP＝0）时该8259A是从片。
天津工业大学
第一个周期 T1 T2 T3 T4
CLK ALE LOCK INTA D0～D7 SP/EN CAS0～CAS2 IR0～IR7 INT
第二个周期 T1 T2 T3 T4
CPU响应周期
天津工业大学
6.5.3 8259A的优先级管理方式
2016华侨大学计算机科学与技术操作系统简答题
简答题一、第一章操作系统引论1.实时系统与分时系统的区别?1)多路性。
1.实时信息处理系统也按分时原则为多个终端用户服务。
2.实施控制系统的多路性则主要表现在系统周期地对多路现场信息进行采集，以及对多个对象或多个执行机构进行控制。
3.分时系统中的多路性则与用户情况有关，时多时少。
2)独立性1.实时信息处理系统中的每个终端用户在向实时系统提出服务请求时，是彼此独立的操作，互不干扰。
2.实时控制系统中，对信息的采集和对象的控制也都是彼此互不干扰。
3)及时性1.实时信息处理系统对实时性的要求与分时系统类似，都是以人所能接受的等待时间来确定的。
2.实时控制系统的及时性，则是以控制对象所要求的开始截至时间或完成截止时间来确定的。
4)交互性1.实时信息处理系统中，人与系统的交互仅限于访问系统中某些特定的专用服务程序2.分时系统可以向终端用户提供数据处理和资源共享服务。
5)可靠性1.分时系统和实时系统均要求系统可靠，实时系统比分时系统更可靠。
2.操作系统的主要功能1)处理机管理1.进程同步：进程同步的主要任务是为多个进程（含线程）的运行进行协调（两种协调方式）a)进程互斥方式b)进程同步方式2.进程通信：进程通信的主要任务就是用来实现在相互合作的进程之间的信息交换。
3.调度：在传统的操作系统中，包括作业调度和进程调度两步2)存储器管理1.内存分配：分为静态和动态两种方式2.内存保护：主要任务是确保没到用户程序都在自己的内存空间内运行，彼此互不干扰。
3.地址映射：逻辑地址和物理地址4.内存扩充3)设备管理1.缓冲管理2.设备分配3.设备处理4)文件管理1.文件存储空间的管理：其主要任务是为每个文件分配必要的外存空间，提高外存的利用率，并能有助于提高问价系统的存取速度.2.目录管理3.文件读写管理与保护5)操作系统与用户的接口1.用户接口a)联机用户接口b)脱机用户接口c)图形用户接口2.程序接口二、第二章进程管理1.进程的特征：由于程序是不能参与并发执行的，为使其并发执行，应为之配置进程控制块1)结构特征1.由程序段，相关的数据段和进程控制块（PCB）三部分构成了进程实体。
第六章 人机交互 — 输入接口
1.6 实验结果
单击全速运行按钮（快捷键F5），程序会运行并停留在main()主函数处； 继续全速运行，在PC机上的“串口调试助手”的发送对话框输入数字，如 下图所示，实验板上的LED亮灭状态随着输入数字的不同发生相应的变化。
二、键盘应用
键盘的用途： 用PC机键盘控制计算机；用手机键盘发送短信息；用遥 控器控制家用电器等等。 键盘是最为直接的控制手段，也是最容易被人们接收的 控制方法。应用键盘可以大大提高应用系统的灵活性和可控 制性。
当PC机发来数据，ARM启动UART0的中断服务程序，把接收的数据放到 KeyCode全局变量中。
UART0中断服务程序
程序中读取宿主机发来的数据，然后把接收的数据处理后，发送 给全局变量KeyCode作为按键值，最后退出中断。 程序清单 UART0中断服务程序
/******************************************************************** * 文件名：UART0_IRQ() * 功能：UART0中断服务子程序 * 全局变量：KeyCode ********************************************************************/ void __irq UART0_IRQ(void) { uint8 Data; Data = U0RBR; // 取得宿主机发来的数据 KeyCode = Data - 0x30; // 把数字字符转换成相应的数字 while((U0IIR & 0x04) == 0x04) Data = U0IIR; // 通过读取U0IIR寄存器来清除中断标志 VICVectAddr = 0 ; // 通知中断结束 }
第6章 中央处理器
教学内容安排•第一章绪论•第二章数码系统•第三章运算方法和运算器•第四章存储系统•第五章指令系统•第六章中央处理器•第七章输入输出设备•第八章输入输出系统第六章中央处理器•6.1CPU的组成及功能• 6.2指令的执行过程• 6.3微程序控制器• 6.4中断系统•*6.5流水结构教学重点和难点•cpu的功能和组成、指令的执行过程和中断系统第六章中央处理器 6.1 CPU的组成与功能•中央处理器（CPU）–是计算机的大脑，计算机的运算、控制都是由它来处理的。
它的发展非常迅速，其主要功能就是控制各部件的协调工作–CPU的四个主要功能：指令控制、操作控制、时间控制、数据加工。
第六章中央处理器 6.1 CPU的组成与功能•CPU的组成–由两个主要部分组成：控制器和运算器。
这两部分功能不同，配合工作。
–运算器的功能：执行所有的算术运算、执行所有的逻辑运算。
–控制器功能有：1、从内存中取出一条指令，并指出下一条指令在内存中的位置。
2、对指令进行译码或测试，并产生相应的操作控制信号。
3、指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。
第六章中央处理器 6.1 CPU的组成与功能•运算器部分–在控制器的控制下完成各种算术和逻辑运算。
第六章中央处理器 6.1 CPU的组成与功能•运算器组成–ALU（由全加器组成），输入：累加器、暂存器，输出：内部数据总线–寄存器：1、通用寄存器组2、标志寄存器3、专用寄存器第六章中央处理器 6.1 CPU的组成与功能•控制器部分–程序计数器PC：功能：完成指令控制、操作控制、时序控制第六章中央处理器 6.1 CPU的组成与功能•控制器组成–程序计数器PC：存放待执行指令在存储器中的地址。
任何程序执行前，应将程序的首地址置入PC中，通常，PC内容顺序加1；遇到转移指令，将转移的目标地址置入PC，即可实现程序转移。
–指令寄存器IR：存放从存储器中取出的待执行的指令。
–指令译码器ID：暂存在IR中的指令，其操作码部分经译码后才能识别当前要执行指令的性质，ID的功能也在于此。
微格教学课程教案
微格教学课程教案————单片机原理与应用及c51 程序设计（中断系统）班级：姓名：学号：微格教学课程教案教研室：计算机应用授课教师：课程名称单片机原理与应用及C51程序设计授课时间2课时主要教学内容时间分配第6章第六章MCS-51单片机的内部资源及编程（中断系统）一、中断系统的基本概念1 中断源及中断请求2 中断优先权控制3 中断允许与中断屏蔽4 中断响应与中断返回二、外部中断1 外部中断的方式选择2 外部中断的系统设计应用3 多级外部中断的扩展应用；10 10 15 1015 15 15教学目的单片机的中断系统是单片机的一个重要组成部分，中断系统为单片机提供处理外部紧急事件的能力，使CPU不必总是处于查询状态，从而节省了系统的内部资源。
教学重点MCS-51单片机中断源的种类及工作方式；中断控制寄存器IE、中断优先级寄存器IP及定时器/计数器及外部中断控制寄存器TCON的使用方法。
教学难点外部中断的结构及原理；中断服务程序的编写方法。
教学方法使用教具讲授与多媒体教学拟留作业6-3、6-4、6-5授课过程6.4 中断系统6.4.1 中断的基本概念1．中断源及中断请求2．中断优先权控制3．中断允许与中断屏蔽4．中断响应与中断返回6.4.2 MCS-51单片机的中断系统一．中断源1．外部中断INT0和INT1外部引脚P3.2和P3.3输入,有两种触发方式：电平触发及跳变（边沿）触发。
由特殊功能寄存器TCON来管理.TCON D7 D6 D5 D4 D3 D2 D1 D0(88H) TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0IT0（IT1）：外部中断0（或1）触发方式控制位。
IT0（或IT1）被设置为0，则选择外部中断为电平触发方式；IT0（或IT1）被设置为1，则选择外部中断为边沿触发方式。
IE0（IE1）：外部中断0（或1）的中断请求标志位。
在电平触发方式时，CPU在每个机器周期的S5P2采样P3.2（或P3.3），若P3.2（或P3.3）引脚为高电平，则IE0（IE1）清0，若P3.2（或P3.3）引脚为低电平，则IE0（IE1）置1，向CPU请求中断；CPU响应后能够由硬件自动将IE0（或IE1）清零。
微机原理与接口技术第6章课件
8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器 保留 保留
200～20F 2F8～2FF 300～31F 320～32F 387～37F 380～38F 3B0～3BF 3F0～3F7 3F8～3FF
输入/输出接口技术是信息传送的控制技术，是一种采用软、硬 件结合的方法，实现CPU与外设之间协调与匹配，实现二者之间高效、 可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物，它 们与CPU进行数据交换时存在以下问题：
（1）端口间接速度不匹配 （2）端口时序不匹配 （3）信息格式不匹配 （4）信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中，中断控制、DMA控制、动态RAM刷新、系统配 置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控 制的。PC/XT机的端口地址译码是采用非完全译码方式，即只考虑了 低10位地址线A0~A9，而没有考虑高6位地址线A10～A15，故其I/O端口 地址范围是0000H~03FFH，总共只有1024个字节端口，并且把前512个 字节端口分配给了主板，后512个字节I/O端口分配给了扩展槽上的常 规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据（如数字、 字符及某种特定的编码等）。对输入/输出数据起缓冲作用的数据寄 存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定 接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的 接口芯片大都具有可编程的特点，可通过编程来选择或改变其工作方 式和功能，一个接口芯片就相当于具有多种不同的工作方式和功能， 使用起来十分灵活、方便。控制寄存器是写寄存器，其内容只能由微 处理器写入，而不能读出。