Cortex-M3 异常和中断

0.前言

本文想解决的问题有：

∙如何开启、关闭中断

∙如何开启、关闭异常

∙LPC177x/8x支持的中断优先级个数

∙复位后，异常/中断默认的优先级

∙如何设置异常/中断的优先级

∙什么是优先级组，如何设置优先级组，复位后的优先级组

1. Cortex-M3的异常/中断屏蔽寄存器组

注:只有在特权级下，才允许访问这3个寄存器。

注：寄存器BASEPRI的有效位数受系统中表达优先级的位数影响，如果系统中只使用3个位来表达优先级，则BASEPRI有意义的值仅为0x00、0x20、0x40、0x60、0x80、0xA0、0xC0和0xE0

使用MRS/MSR指令访问这三个寄存器，比如：

MRS R0, BASEPRI ;读取BASEPRI到R0中

MSR BASEPRI, R0 ;将R0数据写入到BASEPRI中

为了快速的开关中断，CM3还专门设置了一条CPS指令，有四种用法：

CPSID I ；PRIMASK=1，关中断

CPSIE I ；PRIMASK=0，开中断

CPSID F ；FAULTMASK=1，关异常

CPSIE F ；FAULTMASK=0，开异常

CMSIS-M3微控制器软件接口标准中的core_cm3.h给出了开关中断或异常的函数：1.1 开/关中断

1:/**

2: * @brief Set the Priority Mask value

3: *

4: * @param priMask PriMask

5: *

6: * Set the priority mask bit in the priority mask register

7: */

8:static __INLINE void __set_PRIMASK(uint32_t priMask)

9: {

10:register uint32_t __regPriMask __ASM("primask");

11: __regPriMask = (priMask);

12: }

使用__set_PRIMASK(1)关闭中断；__setPRIMASK(0)开启中断。

一些说明：__INLINE是宏定义，对应__inline，这是keil编译器自定义关键字，表示这个函数是内联函数，但并不是强制性内联，编译器最终决定是否内联。

__ASM(“primask”): __ASM也是一个宏，对应__asm,这是keil编译器自定义关键字，关于这个关键字，有相当多的用法，可以在C中内嵌汇编语言、内嵌汇编函数、指定汇编标号以及本代码中的声明一个已命名寄存器变量。这里，已命名的寄存器是("primask")，也就是说寄存器变量__regPriMask等同于编译器已命名的primask。语法为：

register type var-name__asm(reg);

keil编译器已命名的寄存器变量为：

8:static __INLINE void __set_BASEPRI(uint32_t basePri)

9: {

10:register uint32_t __regBasePri __ASM("basepri");

11: __regBasePri = (basePri & 0xff);

12: }

比如想屏蔽优先级不高于0x60的中断，则使用代码:__set_BASEPRI(0x60);如果想取消中断屏蔽，则使用__set_BASEPRI(0)即可。

2.异常/中断和优先级

Cortex-M3的异常包括系统异常和外设中断，系统异常是Cortex-M3内核自带的一些异常，比如复位、总线Fault和SysTick等等（见表2-1），外设中断是指制造CPU的厂家加入的，比如串口、定时器中断等等（见表2-2）。

注：关于异常和中断，想要分个清清楚楚实在有点困难。异常和中断都可以“中断”正常执行的代码流，区别在于，异常是Cortex-M3内核产生的“中断”信号，而中断是Cortex-M3内核外部（片上外设或外部中断信号）产生的“中断”信号。希望你看懂了，有时候你心里明白，但要讲的清清楚楚着实难！

表2-1：系统异常

表2-2：外设中断

注：表2-1和2-2中的“编号”有着特殊的意义，一是特殊功能寄存器IPSR中会记录当前正在服务的异常并给出了它的编号；二是优先级完全相同的多个异常同时挂起时，则先响应异常编号最小的那一个。

一个发生的异常如果不能被立即响应，就称它被“挂起”，值得一提的是，对于被挂起的中断/异常，中断/异常信号不必由其产生者保持，NVIC的挂起状态寄存器会来保持这个信号。所以哪怕后来挂起的中断源释放了中断请求信号，曾经的中断请求也不会丢失。

除了复位、NMI和硬Fault三个异常具有固定的优先级外，其它所有异常和中断的优先级都是可以编程的。这就涉及到优先级配置寄存器。Cortex-M3优先级配置寄存器共8位，所以可以有256级的可编程优先级。但是大多数Cortex-M3芯片都会精简设计。

LPC177x/8x使用了优先级配置寄存器的5位，所以有32级可编程优先级。复位后，对于所有优先级可编程的异常，其优先级都被初始化为0（最高优先级）

2.1 设置异常/中断的优先级

2.1.1 系统异常优先级设置

SHPR1-SHPR3寄存器用于设置有可编程优先级的系统异常，可设置的优先级为0到31。SHPR1-SHPR3可按字节访问。为了提高软件效率，CMSIS简化了SCB寄存器的表述。在CMSIS中，字节数组SHP[0] 到SHP[12]对应于寄存器SHPR1至SHPR3。

表2-3：SHPR1寄存器的位分配

表2-3：SHPR2寄存器的位分配