数字逻辑课设报告(输液倒计时)
数字逻辑电路设计 课程报告..
《数字逻辑电路设计》课程设计总结报告题目：比赛计时器指导教师：设计人员（学号）：班级：电信122班日期：2014-5-24目录一．设计任务书 (1)二．设计框图及整机概述 (1)三．各单元电路的设计方案及原理说明 (2)1、秒计数、译码及显示部分的设计 (2)2、分计数、译码及显示部分的设计 (4)3、控制电路及报警电路部分的设计 (6)四．调试过程及结果分析 (7)五．设计、安装及调试中的体会 (8)六．对本次课程设计的意见及建议 (9)七．附录（包括：整机逻辑电路图和元器件清单 (10)八．关于FPGA (11)一、设计任务书基本设计要求：电脑仿真，电路板布线计时器应具有以下功能:（1）显示时间：分钟，秒钟（时间为学号后两位，小于20的加上20）（2）设置操作开关，计时器具有清零，启动、暂停和继续的功能。
（3）场次至少有两次（可多次），半场结束时，有报警信号；比赛结束时，计时器停止工作，有报警信号。
（可用发光二极管显示）3、给定条件只能采用实验室提供的中小规模电路进行设计；实验室提供基本元件，做完后交回。
二、设计框图及整机概述整体设计原理框图：整机概述：本实验利用数码管、计数器、译码器、逻辑门等器件实现计时器功能。
时钟脉冲通过CLK 接入计数器，计数器开始计数，再由Q A Q B Q C Q D 接入译码器，实现译码功能，然后由译码器输出端接入数码管，显示出计时数字。
而具体的进制及控制功能通过逻辑门的与门、或门、非门等来实现。
这就是整个实验的基本构思。
在这次实验中，我所做的比赛计时器的终场时间是28分钟，因此，通过逻辑门控制秒信号的两块芯片进制为60，分信号的两块芯片分别到2、8停止计数即可。
三．各单元电路的设计方案及原理说明 秒信号由实验箱提供，无需另行设计1、秒计数、译码及显示部分的设计计数器译码器(数码管显示，加限流电阻)控制电路报警电路（可用发光二极管）秒信号（实验箱提供）秒计数器为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，本次实验中采用两片74LS160，它的个位为十进制，十位为六进制。
数字逻辑课程设计完整报告(精编文档).doc
【最新整理，下载后即可编辑】一、概述智能抢答器是一种生活中常见的装置，电视节目中都可以看得到，是一种简易但又特别实用的一种装置。
本次我的课程设计的要求是设计一个智力竞赛抢答装置，可以供4人（组）使用，并且每人对应着一个开关，每个开关对应着一个发光二极管，当选手抢答成功时，所对应的发光二极管就会亮，主持人也有一个开关，当主持人按下自己开关使，选手才可以抢答，比赛才开始，并且计时器开始计时，如果在2分钟时间内没有选手抢答，那么这道题作废，主持人断开自己开关，再进行下道题。
二、方案论证设计一个智能抢答器，可以供4人比赛，每人对应一个开关和发光二极管。
主持人控制一个开关，当主持人按下开关，抢答开始并且开始计时，如果2分钟内没有选手抢答,那么本题作废，主持人断开开关，进行下题。
方案一：方案一原理框图如图1所示。
图1 智力抢答器电路的原理框图方案二：方案二原理框图如图2所示。
图2 智力抢答器电路的原理框图本设计采用的是方案二，电路简单，易懂，更具性价比。
三、电路设计 1.抢答电路抢答电路是实现抢答功能，当主持人按下开关抢答开始，当最先开始选手按下开关并且对应发光二极管发光，而且其他选手抢答无效。
为实现功能当一个开关闭合同时其它开关处于断开状态时，输出高电平对应二极管发光，同时将其它三个二极管锁定为低电平，这三个开关失效。
图3 抢答电路2.计时电路计时器电路主要由三片74LS190N 构成。
将三片计数器芯片接成120进制的加法计数器并将初始值置为000，接收脉冲信号由000开始计时。
选手按钮显示电路译码电路 控制电路主持人按钮脉冲电路计时电路 报警电路表1 同步十进制加/减计数器74LS190N功能表的控制停止计数且保持当前数据不变；当LD′=0时，计数器不受CLK的控制预置数；当CTEN′=0，LD′=1，U′/D=0时计数器加法计数，CTEN′=0，LD′=1，U′/D=1时计数器减法计数；当低位计数器U8到9时进位，高位加1。
数字逻辑课程设计报告 电子钟
数字逻辑课程设计报告电子钟数字逻辑课程设计报告-电子钟数字逻辑电路―课程设计报告数字逻辑课程设计报告-----多功能数字钟的同时实现一．设计目的：1.学会应用领域数字系统设计方法展开电路设计。
2.进一步提高maxplusii软件开发应用领域能力。
3.培育学生综合实验能力。
二．实验仪器与器材：1、开发软件maxplusii软件2、微机3、isp实验板se_3型isp数字实验开发系统4、打印机三．实验任务及建议设计一个多功能数字钟：1.能进行正常的时、分、秒计时功能。
1）用m6m5展开24十进制小时的表明；2）用m4m3展开60十进制分的表明；3)用m2m1进行60进制秒的显示。
2.利用按键实现“校时”、“校分”和“秒清单”功能。
1)按下sa键时，计时器快速递减，按24小时循环，并且计满23时返回00。
2)按下sb键时，计时器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
3)按下sc，秒清零。
建议按下“sa”或“sb”均不能产生数字LBP（“sa”、“sb”按键就是存有晃动的，必须对“sa”“sb”展开窭晃动处置。
）3.能够利用实验板上的扬声器并作整点报时功能。
1）当计时到达59分50秒时开始报时，在59分50、52、54、56、58秒鸣叫，鸣叫声频为500hz。
2）抵达59分后60秒时为最后一声整点报时。
整点报时的频率为1kz。
4.能够惹出时1）闹时的最小时间间隙为10分钟。
2）惹出时长度为1分钟。
3）惹出时声响就是单频的。
5．用maxplusii软件设计符合以上功能要求的多功能数字钟，并用层次化设计方法设计该电路。
1）通过语言同时实现各模块的功能，然后再图画出高电路的顶层图。
2）消抖电路可以通过设计一个d触发器来实现，sa、sb、sc等为包含抖动的诸如信号，而电路的输出则是一个边沿整齐的输出信号。
3）其他的计时功能、表明功能、多路挑选功能、分频功能、报时功能和惹出时等功能模块都用vhdl语言实现。
数字逻辑课程设计报告
河北地质大学华信学院数字逻辑课程设计报告题目基于VHDL的设计及仿真姓名王宁学号414417070403班号 4指导老师王建东左瑞欣成绩2016年6月16日1.设计内容十字路口交通灯控制系统设计十字路口由一条东西方向的主干道(简称A道)和南北方向的支干道(简称B道)构成。
每条道路各有一组红、黄、绿灯，指挥车辆和行人。
十字路口交通灯控制规则为：1)初始状态为4 个方向的红灯全亮，时间1s。
2)东西方向绿灯亮，南北方向红灯亮。
东西方向通车，时间25s。
3)东西方向黄灯亮，南北方向红灯亮，时间5s。
4)东西方向红灯亮，南北方向绿灯亮。
南北方向通车，时间20s。
5)东西方向红灯亮，南，北方向黄灯亮，时间5s。
6)返回2)，继续运行。
要求：25s、20s、5s为减1计数器。
增加一个车道的车辆对交通灯的控制.2.系统总体设计系统逻辑框图给出逻辑框图（系统包含的各子模块及连接框图）给出各子模块的信号名字及功能5s定时器cp 时钟信号输入reset 清零ey 5秒定时计数器的工作使能信号tm5 5秒定时计数器的计时时间到信号，计时结束时，tm5=‘1’20s定时器cp 时钟信号输入reset 清零er 20秒定时计数器的工作使能信号tm20 20秒定时计数器的计时时间到信号，计时结束时，tm20=‘1’25s定时器cp 时钟信号输入reset 清零eg 25秒定时计数器的工作使能信号tm25 25秒定时计数器的计时时间到信号，计时结束时，tm25=‘13.子模块1设计、实现及仿真（1）子模块元件图及输入输出描述（包括每个信号名字）reset ey cp tim5time_5inst2cp 时钟信号输入reset 清零ey 5秒定时计数器的工作使能信号tm5 5秒定时计数器的计时时间到信号，计时结束时，tm5=‘1’（2）子模块功能描述在计数器计数过程中，tm5为0，当计时时间到即计时结束时，tm5为1 （3）VHDL源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY time_5 ISPORT(reset,ey,cp:IN STD_LOGIC;tim5:OUT STD_LOGIC);END time_5;ARCHITECTURE arc1 OF time_5 ISBEGINPROCESS(reset,cp)VARIABLE cnt:INTEGER RANGE 5 DOWNTO 0;BEGINIF reset='1' THENcnt:=0;ELSIF cp 'event AND cp='1' THENIF ey='1' AND cnt<5 THENcnt:=cnt+1;ELSEcnt:=1;END IF;END IF;IF cnt=5 THENtim5<='1';ELSEtim5<='0';END IF;END PROCESS;END arc1;（4）仿真及分析说明给出子模块仿真波形（可包含1张或多张仿真图，呈现电路完善的仿真结果，图下要有编号和图名）对实验结果进行分析，与理论结果是否一致5秒计时结束后，tm5为1，实验结果与理论结果一致。
30秒倒计时设计报告
<<数字电子技术>>课程设计报告题目：数字倒计时设计专业：通信工程年级：2011级学学生姓名联系电指导老师：完成日期：2013年5月20日本课程设计利用了七段共阴显示数码管、74LS192芯片、74LS48芯片、蜂鸣器、电容、开关、电阻、74LS00芯片、74LS10芯片、NE555芯片、发光二极管、三极管、16脚底座、14脚底座、8脚底座等元件，完成了数字倒计时设计，这个设计能够实现具有显示计时功能，设置外部操作开关，启动和暂停/连续功能，计时器为递减计时，计时间隔为1S，计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。
本设计具有成本低，使用的元件少，制作简单，计时准确、精确、稳定，使用简单方便的特点。
关键词：七段共阴显示数码管；74LS192芯片；NE555芯片。
ABSTRACTThis course is designed to use the seven paragraphs Yin shows that digital tube,74ls192,74ls48 chip,buzzer,capacitors,switches,resistors,74ls00,74ls10 chip,NE555 chip,light emitting diode,triode,14,16 foot base,8 feet base element etc,completed a digital countdown design,this design can be achieved with display timer function,set the external switch operation,start and pause/continuous functions,timer for decreasing timing,timing interval of 1s,diminishing the timer timing to zero,the digital display can't destroy the lamp,photoelectric alarm signal at the same time.This design is low cost and using less component,make simple,time accurate,precise,stable,simple to use convenient characteristic.Key words:7,a total of Yin shows that digital tube;74ls192 chips;NE555 chips.摘要........................................... 错误！未定义书签。
数字逻辑课程设计报告2
第10页目录2六．实验目的———————————————————————11 七．计数器（方法及步骤）—————————————————12 八．译码器（方法及步骤）—————————————————14 九．接连—————————————————————————15 十. 实验总结——————————————————————16六．实验目的目的1．熟悉IspLEVER软件的使用方法，学习与掌握MACH器件编程方法；2．用ABEL语言或其它硬件描述语言（Verilog 或VHDL语言）编程实现一个简单的电子琴或频率计；3．在ispLEVEL软件环境下，将设计好的程序输入、编译、连接，生成JEDEC格式的文件。
4．将JEDEC格式的文件下载到器件中。
要求1．初步掌握使用ABEL语言编程的方法，使用ABEL语言设计一个4位格雷码计数器或可逆十进制计数器，并进行编译、连接，生成JEDEC文件，将JEDEC文件通过GAL编程器写入GAL16V8，将GAL16V8插入TDS实验台，将计数器的输出接到电平指示灯，验证设计结果。
2．用ABEL语言（或VHDL语言）设计一个电子琴或一个频率计；将设计好的程序输入、编译、连接生成JED格式的文件；将JED格式的文件下载到器件中；在TDS实验台上对设计进行调试，连线、验证设计结果。
第11页七．计数器实验运行实验演示图第12页下载到芯片第13页八．译码器实验运行实验演示图第14页九．接连实验运行实验演示图第15页下载到芯片十．实验总结第一次接触到ispEVLER,对它没有一丁点的经验可言，这也是这次试验的困难的地方。
本次试验由于我没有好好的阅读实验指导书，在实验过程中出现了好多不懂的地方。
而且地闹上的工具都是英文的，我一点都都不懂。
在第一次的实验演示的时候就因为不太理解老师的讲解而没有跟上老师地进度，所以我第一天的任务没有完成，找了半天错误原因也没有找到，我只好第二天又重新做了一遍，这次我吸取教训认认真真的阅读了指导书的步骤和方法，然后一步一步的按部就班，最终在上课不久之后我很顺利的完成了任务，有了第一次的经验，在完成计数器和译码器的工程中，非常顺利和快速，同学们都是用了源代码仿真，但我对于源代码的输入太慢，所以我选择了画图的方式，在最后一步的接连过程中，由于我的两个子文件在两个文件夹中，老师说也没办法一起打开，无奈的我只好使用一个文件，再将另一个文件从新画了一遍。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑电路设计课程设计实验报告
数字逻辑电路设计课程设计——多功能数字钟学校专业班级姓名学号数字系统综合设计——多功能数字钟实验目的1.学会将VHDL程序生成为自己的逻辑器件；2.学会应用数字系统方法进行电路设计；3.能够更加熟练得运用VHDL语言来编写、开发自己的数字电路；4.进一步掌握Quartus Ⅱ软件的用法；5.理解和实践编写较大型逻辑电路的步骤和方法，深入理解层次化设计方法；6.培养综合实验能力。
设计目的1.拥有正常的时、分、秒及时功能。
2.能利用实验板上的按键实现校时、校分及秒清零。
3.能利用实验板上的扬声器做整点报时。
4.闹钟功能。
5.在MAXPLUS Ⅱ中采用层次化设计方法进行设计。
6.完成全部电路设计后在实验板上下载，验证设计课题的正确性。
设计方案根据图1-1的总体设计框图，可以将整个系统分为6个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。
图1-1 多功能数字钟总体设计框图11.计时模块该模块的设计相对简单，使用一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。
二十四进制计数器用于计时，六十进制计数器用于计分和计秒。
只要给秒计数器一个1Hz的时钟脉冲，则可以进行正常计时。
分计数器以秒计数器的进位作为计数脉冲，小时计数器以分计数器的进位作为计数脉冲。
2.校时模块校时模块设计要求实现校时、校分以及秒清零功能。
✧按下校时键，小时计数器迅速递增以调至所需要的小时位。
✧按下校分键，分计数器迅速递增以调至所需要的分位。
✧按下清零键，将秒计数器清零。
在设计此模块时要注意屏蔽校分时分计数器的进位信号，以防止小时计数器计数；利用D触发器消除校时校分是的按键抖动；计时采用1Hz的脉冲驱动计数器计数，而校对时间时应选用相对高频率的信号驱动计数器以达到快速校对时间的目的。
3.整点报时模块该模块的功能要求是：计时到59分50秒时，每两秒一次低音报时，整点进行高音报时，可以将报时信号接到试验板上的扬声器输出。
数字逻辑设计报告
数字逻辑设计报告设计报告题目：多功能电子钟的设计摘要：设计的电子钟可以实现一天的计时，显示时分秒（以24小时为一个计时周期），并且具有调时功能。
在完成的基础上，加了整点报时功能和闹叫功能。
设计中主要包括脉冲的发生，计时，对数码管的驱动显示，调时开关的设计和用数值比较器设计成的定时闹叫。
其中主要涉及到60进制，24进制的设计，555触发器和数值比较器的应用。
关键词：计数校时闹叫整点报时目录：1．设计任务和要求 (3)1.1设计任务 (3)1.2设计要求 (3)2．系统设计 (3)2.1系统要求 (3)2.2方案设计 (3)2.3系统工作原理 (4)3．单元电路设计 (5)3.1秒脉冲发生器 (5)3.1.1电路结构工作原理 (5)3.1.2电路仿真 (5)3.1.3元器件选择与参数确定 (5)3.2六十进制加法计数器 (5)3.2.1电路结构工作原理 (5)3.2.2电路仿真 (5)3.2.3元器件选择与参数确定 (5)3.3二十四进制加法计数器 (5)3.3.1电路结构工作原理 (5)3.3.2电路仿真 (5)3.3.3元器件选择与参数确定 (5)3.4译码驱动与显示电路 (6)3.4.1电路结构工作原理 (6)3.4.2电路仿真 (6)3.4.3元器件选择与参数确定 (6)3.5时间校准 (6)3.5.1电路结构工作原理 (6)3.5.2电路仿真 (6)3.5.3元器件选择与参数确定 (6)3.6闹钟与整点报时电路 (6)3.6.1电路结构工作原理 (6)3.6.2电路仿真 (6)3.6.3元器件选择与参数确定 (6)4．系统仿真 (7)5．电路安装、调试与测试 (7)5.1电路安装 (7)5.2电路调试 (7)5.3系统功能及性能测试 (7)5.3.1测试方法设计 (7)5.3.2测试结构及分析 (8)6．结论 (8)7．参考文献 (8)8．总结、体会和建议 (9)附录 (9)设计任务和要求：1.用六位数码管显示时,分,秒，在分和秒之间显示“：”，并以1Hz的速度闪烁，以24小时为一个记时周期。
《数字逻辑》数字时钟课程设计报告
《数字逻辑》课程设计报告题目数字时钟学院（部）信息工程学院专业计算机科学与技术班级计算机一班学生姓名学号201324026 月29 日至7 月 3 日共1 周指导教师（签字）题目一．摘要：钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。
诸如定时自动报有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。
所现实的意义。
本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。
二．关键词：校时计时报时分频石英晶体振荡器三．技术要求：1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2、有计时功能，时钟不会在计时的时候停下。
计时范围是0~99秒；3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟；4、要在七段显示器（共阴极6片）显示时间；5、电子钟要准确正常地工作。
四、方案论证与选择：钟表的是长期使用的器件，误差容易积累由此增大。
所以要求分频器产生的秒脉冲要极其准确。
而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。
秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。
由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。
由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。
在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。
石英晶体我们选择的是振荡频率为2ⁿ（我们找到的最小振荡频率为n=15），与四个74LS161组成的计数器来分频，使振荡频率变为1HZ,这样秒脉冲就产生了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
沈阳航空航天大学
课 程 设 计
（说明书）
输液自动报警器的设计
班 级 网络1301
学 号 *************
学 生 姓 名
指 导 教 师
沈阳航空航天大学
课 程 设 计 任 务 书
课 程 名 称 数字逻辑课程设计
课程设计题目 输液自动报警器的设计
课程设计的内容及要求：
一、设计说明与技术指标
设计一个输液报警器电路，技术指标如下：
①具有显示输液量的功能；
②具有预置数功能；
③具有零报警功能；
二、设计要求
1．在选择器件时，应考虑成本。
2．根据技术指标，通过分析计算确定电路和元器件参数。
3．画出电路原理图（元器件标准化，电路图规范化）。
三、实验要求
1．根据技术指标制定实验方案；验证所设计的电路，用multisim软件仿真。
2．进行实验数据处理和分析。
四、推荐参考资料
1. 童诗白，华成英主编．模拟电子技术基础[M]．北京：高等教育出版社，2006年
五、按照要求撰写课程设计报告
成绩评定表：
序号 评定项目 评分成绩
1 设计方案正确，具有可行性，创新性（15分）
2 设计结果可信（例如：系统分析、仿真结果）（15分）
3 态度认真，遵守纪律（15分）
4 设计报告的规范化、参考文献充分（不少于5篇）（25分）
5 答辩（30分）
总分
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
2015 年 7 月 19 日
一、概述
随着医学技术的不断发展，现在医院对医疗设备的要求也越来越高，由此本课设要求
设计一套输液自动报警器电路装置。此电路装置具有显示输液量，预置输液量，调节输液
速度的功能，并且当输入量为零时，电路会自动报警。设计思路是将倒计时的电路模拟成
输液装置，设置预置数功能用来设置输液量，通过脉冲来设置和调节输液速度。基本设计
原理及方法为定时器脉冲与减法计数器相结合。此电路装置可以分为脉冲发生器电路、预
置倒计时电路、显示、报警电路四个部分。
二、方案设计
脉冲发生器预置倒计时显示
报警电路
图1 输液报警器电路的原理框图
输液报警器原理框图如图1所示。功能的电路采用模块化设计，分别都有各自的功能。
输液报警器包括脉冲发生器，预置倒计时，显示器，报警器四个部分。本设计方案根
据555计时器输出的脉冲信号接到十进制减法计数器，从而形成倒计时。开关接到预置数
一端时，设置输液量的毫升数，设置完成后开关接到倒计时一端，计数器开始实现输液倒
计时功能，显示器会显示剩余输液量。脉冲发生器具有控制调节输液速度的功能，当输液
量为零时，报警器发出警报。整个电路主要器件需要四个芯片，即一个555芯片，三个
74LS192十进制减法芯片，还需要三个显示管，三个按键开关，一个报警灯即可。
三、电路设计
1.脉冲发生器电路
用555定时器构成多谐振荡器电路如图2所示。多谐振荡电路没有稳态,只有两个暂
稳态也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C1充电,使输出电压逐
渐升高,升到2VCC/3时,电容C1通过电阻R2放电,使输出电压下降,降到VCC/3时,电源
VCC又通过R1和R2向电容器C充电。如此循环,振荡不停。
555脉冲发生器的周期与其充电的时间有关，充电时间电容C1、电阻R1和R2所决定
周期的计算公式为：
121
2(2lnCRRT）
（1）
由图2所示将R1与一个滑动变阻器R4串联形成了一个新的电阻，通过调节滑动变阻
器R4来改变电阻阻值，进而改变周期来达到调节输液速度的目的。
图2 脉冲发生器电路
2.预置输液量电路
本设计中计数器选用中规模集成电路74LS190进行设计，74LS190是十进制同步计数
器，采用8421BCD码二-十进制编码，其功能表如表1所示。
表1 74LS90功能表
输入 输出 注
LD CT UD CP 3D 2D 1D 0D 3Q 2Q 1Q 0Q
0 X X X 3d 2d 1d 0d 3d 2d 1d 0d 异步并行置数
1 0 0 ↑ X X X X 加法计数
03
QQCB
1 0 1 ↑ X X X X 减法计数
''012'3QQQQCB‘
1 1 X X X X X X 保持
由表1看出，当LD=1，CT=0，UD=1时，如果有时钟脉冲加到CP端，则计数器在预置
数的基础上进行减法计数，当计数到0时，RCO端输出借位，从低位到高位依次将芯片的
借位输出端RCO接到下一位芯片的借位输入端CTEN上，就形成了三位十进制减法计数器。
当LOAD=0时，计数器为置数状态，将三个倒计时芯片的LOAD接到一个开关S3上，开关
S3的一端接VCC，另一端接地为置数端。具体电路由图3所示，图中的QA-QD分别接到译
码显示器的输入端，CLK端接到脉冲发生器的脉冲输出端。开关S3接地时置数，接VCC
端开始倒计，当低位计数器的借位输出端RCO输出借位时，高位计数器才开始进行减法计
数。当计数到高、低位计数器都为零时，倒计时结束。
图3 预制倒计时电路
3.显示电路
显示模块用来显示剩余输液量。显示模块由三个译码显示管组成，计时模块输出计时
信号通过译码器译码由数码管显示出来。如图4所示。
图4 显示电路
4.报警电路
当计数器递减计数到零(即定时时间到)时,控制电路应发出报警信号,使计数器保持
零状态不变,同时报警电路工作，如图5所示。当计数到零时,计数器最高位借位端输出为
0，因此本设计将报警灯连接一个非门接入到最高位借位输出端RCO形成报警装置，正常
计数时，借位输出端为1，连接非门后报警灯不亮，计数为零时，借位输出端为0，报警
灯亮发出警报。
图5 报警器电路
四、性能的测试
1.脉冲信号发生电路的仿真
将脉冲信号发生器接到示波器上，如图6所示。观察输出波形，如图7所示。
图6 脉冲信号发生电路仿真图
图7 脉冲信号波形图
2.输液仿真测试
S3开关接到置数端成置数功能，此测试将输液量设置为120，如图8所示，将S3开
关接到输液端开始输液即开始倒计时，倒计时过程如图9所示，倒计时中可以通过调节滑
动变阻器来改变输液速度，如图10。计时完毕即输液完毕报警灯亮发出警报，如图11所
示。
图8 预置输液量仿真图
图9 输液过程
图10 调节输液速度仿真图
图11 输液结束仿真图
五、结论
根据实验结果，本设计方案基本完成了设计的要求，实现了显示输液量，预置数，零
报警的功能，而且可以调节输液速度。总的来说该方案是十分可行的，电路结构简单，成
本低，条理清晰，结果符合要求，易连接并且功能容易实现，操作方便可行，整体效率比
较高。
参考文献
[1] 童诗白，华成英主编．模拟电子技术基础[M]．北京：高等教育出版社，2006年
[2] 刘修文主编．实用电子电路设计制作[M]．北京：中国电力出版社，2005 年
[3] 朱定华主编．电子电路测试与实验[M]．北京：清华大学出版社，2004 年
[4] 路勇主编．电子电路实验及仿真[M]．北京：北京交通大学出版社，2004年
[5] 王毓银主编．数字电路逻辑设计（脉冲与数字电路 第三版）[M]．北京：高等教育出
版社，1999年
[6] 高吉祥主编．电子技术基础实验与课程设计[M]．北京：电子工业出版社，2002 年
[7] 孙人杰主编．电路数据手册TTL电路[M]．北京：电子工业出版社，1989年
[8] 唐颖主编．数字电路[M]．重庆：重庆大学出版社，2003年
[9] 阎石主编．数字电子技术基础（第五版）[M]．北京：高等教育出版社，2005年
[10] 董玉冰主编．Multisim9在电工电子技术中的应用[M]．北京：清华大学出版社，2003
年
[11] 吴玉吕，胡水强，王文娟主编．基于CPLD/FPGA的74ls190的设计与实现[L]．北京：
电子工业出版社，2007年
[12] 王金明主编 ．数字系统设计与verilog HDL[M]．北京：电子工业出版社，2011年
附录I 总电路图
附录II 元器件清单
序号
编号 名称 型号 数量
1 A1 555定时器 555_VIRTUA 1
2 U4A 二输入一输出与 非门 74HC00D_4V 1
3 U8A 四输入四输出非门 74LS04 1
4 X1 灯泡 2.5V 1
5 U1,U2,U3 译码显示管 DCD_HEX_BLUE 3
6 U5,U6,U7 十进制计数器 74LS190D 3
7 S1,S2,S4 开关 四开关键1,2,3,4 3
8 S3 双置开关 切换键：空格 通态电阻：100uΩ 关态电阻：100MΩ 1
9 VCC 直流电源 5V 2
10 C1,C2 电容 100nF 2
0.1uF
11 R3 滑动变阻器 500kΩ 1
12 R1,R2,R4 电阻 100kΩ 3 100kΩ
10kΩ