新一代层叠封装(PoP)的发展趋势
封装设备的趋势
封装设备的趋势
封装设备的趋势是不断发展的。
主要趋势包括以下几个方面：
1. 小型化：随着电子技术的发展，封装设备正在越来越小。
现今的封装设备更加紧凑、高效，能够精细地定位组件和器件，从而提高了性能，也能够满足人们对小型化和轻量化的需求。
2. 集成化：封装设备越来越趋向于实现多功能的集成，通过集成多个模块和功能，提高了有效性和效率，同时也减少了代价，减少了体积。
3. 单板封装：单板封装是针对小型化和集成化需要而发展起来的一种新的封装技术，它可以把整个电路板封装成一个整体，使整个电路板变得更加紧凑、易于制造，从而大大提高了设备的效率。
4. 自动化：随着技术的发展，封装设备的智能化程度越来越高，影响了封装设备的工作效率，降低了维护成本。
5. 绿色环保：在封装设备的发展趋势中，绿色环保是一个重要的方向。
封装设备应该更注重环保，采用更环保的材料和技术，减少对环境的污染。
总之，封装设备在小型化、集成化、智能化、自动化等方面的发展趋势带来了更加高效、准确和可靠的解决方案，将会为板卡设计传统和先进的电子产品加速发
展带来更多的机会和挑战。
pop叠层封装工艺
pop叠层封装工艺嘿，大家好！今天咱们聊聊一个有点儿科技范儿的东西——pop叠层封装工艺。
听起来是不是有点高大上？别担心，咱们用最简单的方式把这玩意儿捋顺了。
想象一下，我们的电子产品就像一个个小盒子，里面装着各种各样的零件。
这个pop叠层封装就是在这些小盒子里把它们叠起来，拼拼乐似的，把它们紧紧地装在一起。
哎呀，别以为这只是简单的叠加，这可是有讲究的，真的不是随便捏一捏就行的哦。
pop是“塑料陶瓷封装”的简称，听起来就像个神秘的代号，对吧？其实就是用塑料和陶瓷的材料来包裹那些小小的芯片。
说实话，这就像给你的手机穿上防弹衣，不仅要好看，还要耐磨。
你想想，如果你的手机在口袋里一直被压，碰撞，那肯定得摔得稀巴烂了。
所以，这个工艺就得保证在使用过程中，芯片能够安安稳稳地待着，不受外界的骚扰。
你说这多像咱们的日常生活啊，得保护好自己，别让外面的风吹雨打给整垮了。
再说说它的优势。
用这种叠层封装，最大的好处就是节省空间。
你肯定见过那些超薄的手机，里面可不是简单的“放一放”的事儿。
这些芯片就像叠罗汉一样，叠得高高的，节省了不少地方。
这样一来，设计师们可以把更多的功能塞进手机里，没错，手机越来越智能，越来越能干。
这就像是你家里冰箱，空间利用得当，能放下更多的食材，真是一举两得。
你可能会问，哎呀，这种叠层封装有什么缺点吗？有的！就像打麻将，打得好也会碰到输的时候。
虽然pop封装能节省空间，但它的制造工艺比较复杂。
你想啊，要把那些小芯片叠起来，得精确到毫米，稍微马虎一点，可能就会出问题。
这种工艺对温度、湿度的要求都很高，简直就像对待一个娇气的小公主，得小心翼翼的。
虽然pop封装可以让芯片更强大，但它的散热效果就不是特别好。
这就像你夏天出门，穿了一身黑，别提多热了。
这时候，如果散热不够，就容易出现问题。
像我这人，热得都想跳河。
制造商们得想办法解决这个问题，不然真得让用户心里头“嘿嘿”直犯嘀咕。
说到这里，咱们不妨来聊聊它的应用。
微电子封装技术的未来发展方向是什么？
微电子封装技术的未来发展方向是什么？在当今科技飞速发展的时代，微电子技术无疑是推动社会进步的关键力量之一。
而微电子封装技术作为微电子技术的重要组成部分，其发展方向更是备受关注。
微电子封装技术，简单来说，就是将芯片等微电子元件进行保护、连接、散热等处理，以实现其在电子产品中的可靠应用。
随着电子产品的日益小型化、高性能化和多功能化，对微电子封装技术也提出了更高的要求。
未来，高性能、高密度和微型化将是微电子封装技术的重要发展方向。
在高性能方面，封装技术需要更好地解决信号传输的完整性和电源分配的稳定性问题。
为了实现这一目标，先进的封装材料和结构设计至关重要。
例如，采用低介电常数和低损耗的材料来减少信号延迟和衰减，以及优化电源网络的布局以降低电源噪声。
高密度封装则是为了满足电子产品集成度不断提高的需求。
通过三维封装技术，如芯片堆叠和硅通孔（TSV）技术，可以在有限的空间内集成更多的芯片，从而大大提高系统的性能和功能。
此外，扇出型晶圆级封装（Fanout WLP）技术也是实现高密度封装的重要手段，它能够将芯片的引脚扩展到更大的区域，增加引脚数量和布线密度。
微型化是微电子封装技术永恒的追求。
随着移动设备、可穿戴设备等的普及，对电子产品的尺寸和重量有着极为苛刻的要求。
因此，封装技术需要不断减小封装尺寸，同时提高封装的集成度和性能。
例如，采用更薄的封装基板、更小的封装引脚间距和更精细的封装工艺等。
绿色环保也是微电子封装技术未来发展的一个重要趋势。
随着环保意识的不断增强，电子产品的生产和使用过程中对环境的影响越来越受到关注。
在封装材料方面，将更多地采用无铅、无卤等环保材料，以减少对环境的污染。
同时，封装工艺也将朝着节能、减排的方向发展，提高生产过程的资源利用率和降低废弃物的排放。
此外，异质集成将成为微电子封装技术的一个重要发展方向。
随着各种新型器件和材料的不断涌现，如化合物半导体、MEMS 器件、传感器等，如何将这些不同性质的器件集成在一个封装体内，实现更复杂的系统功能，是未来封装技术面临的挑战之一。
中国封装材料行业发展现状
中国封装材料行业发展现状全文共四篇示例，供读者参考第一篇示例：中国封装材料行业是电子工业的重要组成部分，随着我国电子产业的迅速发展，封装材料行业也得到了快速的发展。
封装材料是电子元器件与线路板之间的连接介质，其性能对电子产品的可靠性和性能起着至关重要的作用。
在当前全球市场环境下，中国封装材料行业正面临着诸多机遇和挑战。
一、行业发展现状1. 行业规模不断扩大：随着我国电子产业的快速发展，封装材料行业也得到了快速扩大。
随着5G、人工智能等新兴技术的广泛应用，封装材料行业需求量不断增加，市场规模不断扩大。
2. 技术创新不断推进：我国封装材料行业在技术创新方面取得了长足进展，不断推出高性能、环保、高可靠性的新型封装材料。
封装材料行业正积极研发新材料、新工艺，提升产品质量和竞争力。
3. 行业结构不断优化：封装材料行业的企业数量逐渐减少，但规模更加庞大，行业集中度持续提升。
国内一些大型封装材料企业积极引进国外先进技术和设备，提高自身竞争力。
4. 国际市场地位不断提升：中国的封装材料行业在国际市场上的地位不断提升，我国封装材料产品远销海外，深受国际客户的认可和青睐。
中国封装材料行业在全球市场上的份额不断扩大。
二、发展趋势和前景3. 智能化生产不断推进：封装材料行业将加大智能化生产的力度，提高生产效率和产品质量，降低生产成本，实现高效、智能化生产。
智能化生产将成为封装材料行业的发展趋势。
4. 加强国际合作和交流：封装材料行业将加强国际合作和技术交流，积极参与国际标准的制定，提升自身在国际市场上的竞争力。
加强国际合作也将有助于我国封装材料行业更好地融入全球产业链。
中国封装材料行业正处于快速发展的阶段，面临着巨大的机遇和挑战。
随着我国电子产业的不断壮大和新兴技术的广泛应用，封装材料行业将迎来更广阔的发展前景。
中国封装材料企业应抓住机遇，加大技术创新力度，不断提升产品质量和竞争力，努力实现行业的可持续发展。
【2000字】第二篇示例：近年来，随着中国制造业的迅速发展，封装材料行业也迎来了快速的发展。
电子封装工艺的新技术与发展趋势改进
电子封装工艺的新技术与发展趋势改进随着科技的不断进步和人们对电子产品需求的增加，电子封装工艺在不断发展和改进。
本文将探讨电子封装工艺的新技术和发展趋势，以及如何改进这些技术。
首先，我们来看一下电子封装工艺的新技术。
随着芯片尺寸的不断减小，微型封装技术成为了目前的热点。
微型封装技术可以将更多的功能集成到更小的芯片中，从而实现更小、更轻、更高性能的电子产品。
例如，微型封装技术可以将多个芯片整合到一个封装中，从而减小电子产品的体积。
此外，微型封装技术还可以提高芯片的散热性能，从而避免过热问题。
其次，电子封装工艺的发展趋势也值得关注。
一方面，人们对电子产品的需求越来越高，要求电子封装工艺能够提供更高的性能和更好的可靠性。
因此，电子封装工艺需要不断改进，以满足这些需求。
另一方面，环保意识的增强也对电子封装工艺提出了新的要求。
人们希望电子封装工艺能够使用更环保的材料，并且能够实现回收再利用，以减少对环境的影响。
为了改进电子封装工艺，我们可以采取一些措施。
首先，我们可以加强对新技术的研发和应用。
例如，可以研发更先进的微型封装技术，以实现更小、更轻、更高性能的电子产品。
同时，还可以研发更环保的封装材料，以减少对环境的影响。
其次，我们可以加强对电子封装工艺的监管和标准化。
通过建立统一的标准和规范，可以提高电子封装工艺的质量和可靠性。
此外，还可以加强对电子封装工艺从业人员的培训，提高他们的专业水平和技术能力。
总结起来，电子封装工艺的新技术和发展趋势是不断变化和进步的。
为了改进电子封装工艺，我们可以加强对新技术的研发和应用，加强对电子封装工艺的监管和标准化，以及加强对从业人员的培训。
通过这些措施，我们可以推动电子封装工艺的发展，提高电子产品的性能和可靠性，同时减少对环境的影响。
集成电路封装技术的发展方向
集成电路封装技术的发展方向随着科技的不断进步和人们对高性能电子器件的需求不断增长，集成电路封装技术也在不断地发展和改进。
本文将分析集成电路封装技术的现状和发展趋势。
一、集成电路封装技术的现状随着电子产品使用场景的不断扩大，对封装技术的要求也越来越高。
尤其是随着人工智能、大数据、云计算等高性能电子器件的出现，集成电路封装技术变得更加重要。
现代封装技术面临着一系列新的挑战，包括：1. 高密度封装随着电路尺寸的缩小，半导体晶体管的密度和数量的增加，同样面积的集成电路上需要容纳更多的电路和元器件。
因此，封装技术的发展需要满足更高的密度要求。
2. 多功能封装电子产品产品不断发展，用户对产品的功能要求也越来越高。
因此，一个封装器件要满足多种功能，如散热、脱焊、防水等。
3. 可重用封装传统的封装技术是一次性的，因此难以适应快速迭代的电子产品市场的需求，造成浪费和效益低下。
二、集成电路封装技术的未来发展为了应对上述挑战，并提供更多的解决方案，集成电路封装技术需要进一步发展。
1. 引入新的材料新材料的引入是提高封装性能和开发高级封装的关键。
例如，硅酸盐玻璃可以制成高质量的二层封装，以改善散热和崩裂问题；有机基板通过提高介电常数，提高信号速度和抑制互相干扰效果。
2. 工艺的优化工艺的优化可以很好的解决集成电路封装过程中遇到的问题。
例如，薄膜制程、金属ELP等制程的应用可以提高封装公差、拼接和可重用性。
3. 创新的封装结构创新的封装结构能够为集成电路提供更多的功能和易于纳入微小装置的能力。
例如，球网阵列封装结构能够实现紧凑型、轻量化、低成本和高可靠性的优势。
4. 智能化封装智能化封装是未来集成电路封装的趋势。
通过智能化设计，可以实现更高的产品精度、智能化质检功能以及让封装适应更多的场景。
结语本文从集成电路封装技术的现状和发展趋势两个方面对集成电路封装技术进行了分析。
未来集成电路封装技术的不断发展，必将为自动驾驶、5G通信和人工智能等领域的发展带来更加稳定的基础条件。
2024年微电子封装市场发展现状
微电子封装市场发展现状引言微电子封装是电子行业的一个重要领域，涉及到电子元器件的封装和连接技术。
随着科技的不断进步和应用需求的增长，微电子封装市场正面临着巨大的发展机遇。
本文将对微电子封装市场的现状进行分析和评估，为读者提供市场发展的全面了解。
市场概述微电子封装市场广泛应用于电子设备、通信设备、汽车电子、医疗设备等行业。
随着智能手机、物联网、5G通信等新技术的兴起，对微电子封装的需求不断增长。
根据市场研究机构的数据显示，微电子封装市场规模在过去几年中保持稳定增长，并有望在未来几年内保持良好的发展趋势。
技术进展微电子封装市场的发展得益于技术的不断进步。
随着微电子封装技术的不断升级，封装密度和性能得到了显著提升，同时尺寸和功耗也得到了有效控制。
新的封装技术，例如薄型封装、多芯片封装和三维封装等，为微电子封装市场注入了新的活力。
市场挑战微电子封装市场面临着一些挑战。
首先，封装成本较高，这限制了一些应用领域的发展。
其次，封装技术的发展速度较慢，难以满足新兴应用对性能和功耗的需求。
此外，市场竞争激烈，技术壁垒较高，对企业的创新能力提出了更高的要求。
发展趋势微电子封装市场在未来几年中有望保持持续增长。
首先，5G通信的商用化将推动微电子封装市场的快速发展。
其次，人工智能、物联网等新兴技术的普及将提高对微电子封装的需求。
此外，节能环保、小型化等市场需求也将促进微电子封装技术的创新和升级。
市场竞争格局微电子封装市场竞争激烈，主要厂商包括英特尔、三星电子、台积电、中芯国际等。
这些企业在封装技术研发、生产能力和市场份额方面具有较强优势。
此外，新兴企业也在不断涌现，通过技术创新和市场定位寻求突破。
结论微电子封装市场是一个充满机遇与挑战并存的市场。
随着新技术的不断涌现和应用领域的不断扩展，微电子封装市场有望进一步发展壮大。
为保持竞争力，企业需加强技术创新、提高生产效率，并关注市场趋势的变化，及时调整发展战略。
2024年集成电路封装市场发展现状
2024年集成电路封装市场发展现状引言集成电路封装是集成电路产业链中不可忽视的一环。
封装技术的发展对电子产品的性能、功耗和可靠性等方面起着重要作用。
本文将介绍当前集成电路封装市场的发展现状，并对未来的趋势进行展望。
市场规模及趋势近年来，全球集成电路封装市场持续保持快速增长。
据统计，2019年全球集成电路封装市场规模约为600亿美元，预计到2025年将达到1000亿美元。
集成电路封装行业市场规模的快速增长主要得益于以下几个方面的因素：1.移动智能终端需求的增加：智能手机、平板电脑等移动智能终端的广泛普及，带动了集成电路封装市场的需求增长。
这些移动设备对封装技术提出了更高的性能、小型化和低功耗要求。
2.物联网的兴起：物联网的快速发展推动了物联网芯片市场的增长，进而带动了集成电路封装市场的需求增加。
物联网芯片对封装技术的要求主要包括高集成度、低成本和高可靠性。
3.人工智能的普及：人工智能技术的广泛应用也对集成电路封装市场带来了新的机遇。
人工智能芯片具有较高的计算能力和能耗要求，对封装技术的创新提出了更高的要求。
市场趋势方面，未来集成电路封装市场将呈现以下几个特点：1.高性能封装需求增加：随着电子产品性能的不断提升，对高性能封装的需求也在不断增加。
高性能封装主要体现在高速传输、低延迟、抗干扰等方面。
2.三维封装技术的应用增多：三维封装技术可以提高集成度，减小封装尺寸，降低功耗。
未来随着三维封装技术的成熟，其在集成电路封装市场中的应用将更加广泛。
3.低功耗封装技术的发展：低功耗封装技术是当前集成电路封装市场的热点之一。
随着电子产品对功耗要求的提高，低功耗封装技术将成为未来的发展方向。
技术创新和挑战集成电路封装市场的发展不仅依赖于市场需求的推动，也离不开技术创新的推动。
目前，集成电路封装市场面临着以下技术创新和挑战：1.新型封装材料的研发：封装材料是集成电路封装中的关键因素之一。
如何研发出性能更好、成本更低的封装材料是当前的研究热点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
新一代层叠封装（PoP）的发展趋势 2015-02-06 安靠上海 amkorsh安靠科技是全球第二大半导体封装测试供应商，安靠中国即安靠封装测试（上海）有限公司位于外高桥自贸区，是中国领先的半导体封测企业之一。安靠中国公众账号将为大家定期提供业内新闻与概况，重要新闻与知识，励志短文，及大家和员工可能需要的其他信息。
林伟(安靠封装测试, 美国）
摘要: 便携式移动设备是当今半导体集成电路行业的主要发展动力。其对封装的挑战，除电性能的提高外，还强调了小型化和薄型化。层叠封装(PoP)新的趋势，包括芯片尺寸增大，倒装技术应用，超薄化，等，进一步增加了控制封装翘曲的难度。超薄封装的翘曲大小及方向与芯片尺寸，基板和塑封层厚度，以及材料特性密切相关。传统的通用封装方案已不再适用，需要根据芯片设计及应用，对封装设计，材料等因素加以优化，才能满足翘曲控制要求。另外，基板变薄后，来自不同供应商的基板可能出现不同的封装翘曲反应，需要加强对基板设计公差及供应链的管控。
关键词: 层叠封装;穿塑孔; 裸芯片穿塑孔; 翘曲; 热膨胀系数 1 简介 当今半导体集成电路（IC）的新增长点，已从传统的机算机及通讯产业转向便携式移动设备如智能手机，平板电脑及新一代可穿戴设备。集成电路封装技术也随之出现了新的趋势，以应对移动设备产品的特殊要求，如增加功能灵活性，提高电性能，薄化体积，降低成本和快速面世，等。
层叠封装（PoP, Package-on-Package, 见图 1）就是针对移动设备的IC封装而发展起来的可用于系统集成的非常受欢迎的三维叠加技术之一。PoP由上下两层封装叠加而成，底层封装与上层封装之间以及底层封装与母板（Motherboard）之间通过焊球阵列实现互连。通常，系统公司分别购买底层封装元件和上层封装元件，并在系统板组装过程中将它们焊接在一起。层叠封装的底层封装一般是基带元件，或应用处理器等，而上层封装可以是存储器等。
同传统的三维芯片叠加技术相比，PoP结构尺寸虽稍大，但系统公司可以拥有更多元件供应商，并且由于PoP底层和上层的元件都已经过封装测试，良率有保障，因此PoP的系统集成既有供应链上的灵活性，也有成本控制的优势。事实证明，PoP为系统集成提供了低成本的解决方案。
为了进一步利用PoP技术的优势，系统公司可以同芯片供应商与封装公司合作，对PoP底层或上层元件进一步集成，以满足其产品需要。如，基带芯片和应用处理器芯片可以集成在PoP的底层封装里，等等。 随着集成度及电性能要求的进一步提高，以及超薄化的需求，PoP封装技术也不断发展创新，开始进入新的一代。本文将介绍分析这一领域的最新发展趋势。
图 1. 传统PoP （Package on Package） 封装技术的进一步超薄化使得封装翘曲成为一大问题。封装中使用了各种不同的材料，如芯片，基板，塑封等，这些材料具有不同的热膨胀系数（CTE，Coefficient of Thermal Expansion）。当整个封装经历温度变化时，例如从封装过程时的高温降到室温，由于各种材料的热膨胀系数不同，伸缩不一致，从而导致封装产生翘曲，图2 简易地说明了这一原理。当封装变薄后，钢性显著降低，更容易变形，使得翘曲显著加大。
图 2. 翘曲产生的原理 图 3. 翘曲导致封装焊接失败 过大的翘曲会使得PoP封装在表面焊接（SMT）组装过程中，底层封装与母板之间，或者底层和上层封装之间的焊锡球无法连接，出现开路，见图3。
翘曲已成为影响PoP组装良率的关键因素。超薄化的趋势使得翘曲问题更加突出，成为一个阻碍未来PoP薄化发展的瓶颈。因此，各种新的技术和材料不断出现，用以降低封装的翘曲。在这篇文章中，我们将介绍翘曲控制方面的发展趋势。文章更进一步从一组超薄PoP试验样品，以及其它一些实际产品数据中，分析探讨超薄后可能出现的翘曲大小，以及超薄封装所带来的相应的设计，材料，生产过程中可能出现的问题和挑战。
2 层叠封装（PoP）的发展趋势 新一代层叠封装的发展趋势可以概括为： （1） IC集成度进一步提高，芯片尺寸不断加大，芯片尺寸与封装尺寸比例不断提高，使得封装翘曲也随之增加。
（2） 对封装的电性能要求进一步提高，倒装芯片技术（flip chip）应用普及，已代替了传统的焊线（wire bond）技术。更先进的则采用铜柱技术（Copper Pillar），以进一步缩小焊点间距。
（3） 同一芯片针对不同应用及客户要求采用不同封装尺寸。这使得封装材料也应随之而改变，优化。另一方面，有时客户为了提高IC制造良率和产出率，或者应用的灵活性，会把一颗大集成度的系统芯片分割成几颗小芯片，但仍然要求封装在同一封装里。这些都使得封装难以采用传统的统一的材料系统，而必须定制优化。
（4） PoP底层和上层之间互连的间距（pitch）缩小。传统PoP采用0.5mm或以上间距，现在多采用0.4mm间距。不远的将来，0.3mm间距将出现。间距的缩小使得上下层互连的焊锡高度产生问题。传统PoP采用焊锡球作为上下层的互连，依靠焊锡球在回流液态下自身的表面张力形成焊球高度。这一高度必须大于底层封装芯片和塑封厚度，否则就会出现焊球开路。在间距缩小，焊球直径减小的情况下，这一高度要求难以达到，必须开发新的技术。
（5） 在超薄化趋势下，PoP封装的各层材料厚度要求越来越薄。图4显示了基板（substrate）和塑封（EMC）厚度的薄化趋势。基板厚度已从常见的0.3mm薄化到0.2mm左右，甚至0.13mm。而塑封厚度则从0.28mm降至0.2mm，0.15mm。至于芯片本身，厚度也已达0.1mm以下，0.05mm芯片也将出现。封装薄化带来的最大问题就是封装翘曲显著增加。许多新的POP技术的开发及新材料的应用也是针对降低封装翘曲。 图 4. 基板和塑封厚度超薄化的发展趋势 因应上述趋势，POP在封装技术和材料使用上也出现新的发展。 在封装技术上，相继出现了裸芯倒装的底层封装（PSfcCSP）和穿塑孔技术（TMV, Through-Mold-Via），见图5。裸芯倒装的翘曲一般会较大。穿塑孔技术弥补了这一缺点。穿塑孔技术是在传统的塑封基础上，在上下层封装互连焊接点处打孔穿透塑封，再通过焊锡球柱形成上下层连接。穿塑孔技术具有一些显著优点。首先，它可以通过塑封材料降低封装翘曲，可以使用更高的芯片/封装尺寸比，这就使得更大芯片的封装成为可能。其次，上下层封装互连的焊锡球因为有塑封的支撑和间隔可以使用更细的互连间距。
为进一步薄化TMV塑封层，现在又出现了裸芯的TMV(Exposed-die TMV) ，即把塑封层高度设计成与芯片平齐，使芯片顶部裸露。这样整个封装的高度可以进一步降低，但翘曲相对也会增加一些。
（1） 传统POP：PSvfBGA （2） 裸芯倒装POP：PSfcCSP （3） 穿塑孔:TMV（Through Mold Via） （4） 裸芯穿塑孔: Exposed-die TMV 图 5. 层叠封装（PoP）技术的发展 为降低封装翘曲，各种新的材料也不断出现，主要表现在材料特性的改善上。图6显示了基板核（Core）以及塑封（EMC）的热膨胀系数（CTE）的发展趋势。在基板方面，热膨胀系数低的基板核有利于降低大芯片封装翘曲，因此新的基板核材料的热膨胀系数在不断降低。原来标准的基板核热膨胀系数一般在15~17ppm左右，然后出现了CTE在9~12ppm之间的低CTE基板核，现在CTE在5~7ppm间的超低基板核也已相当普及，最新一代的已接近2~4ppm。与此同时，塑封材料的CTE特性则不断升高，各种高CTE的塑封材料也层出不穷，常温下的CTE值已从原有的10ppm左右升至20~30ppm之间。这些新材料的研发极大地帮助改善了因薄化而产生的翘曲问题。 图 6. 封装材料热膨胀系数CTE的发展趋势 3 超薄穿塑孔TMV试验样品 为了探索封装超薄化后可能出现的翘曲情况，以及超薄所带来的相应的设计，材料，生产过程中可能出现的问题和挑战，我们设计并实际组装了一组超薄TMV试验样品，见图7。
表 1 中所列为试验设计参数。芯片厚度为60µm，相应的塑封层厚度采用0.15mm厚。分别使用了两种基板设计：一种为4层板共计0.23mm厚，另一种为2层板共计0.17mm厚。整个封装大小尺寸为12mm。为了研究不同芯片大小尺寸对翘曲的影响，我们使用了三种从小到大的芯片尺寸，分别为5mm，6.5mm，8.7mm。在材料使用上，采用了一种超低CTE的基板和一种高CTE的塑封组合。 图 7. 超薄穿塑孔TMV试验样品 表 1. 超薄穿塑孔TMV试验设计参数 4 不同芯片尺寸下的封装翘曲 图8和图9分别显示了使用4层0.23mm基板和2层0.17mm基板封装不同尺寸芯片时的翘曲数值。这些翘曲数值是通过莫尔条纹投影仪（shadow moiré) 测量的平均值。根据业界
惯例，正值翘曲表示翘曲为凸形，而负值翘曲表示翘曲为凹形，如图中所示。 图 8. 4层0.23mm基板封装的翘曲 图 9. 2层0.17mm基板封装的翘曲 从图中数据我们可以得出一些很重要的结论： （1） 封装超薄化后，翘曲对芯片大小非常敏感。不同尺寸的芯片封装后翘曲相差非常大，甚至翘曲的方向都会改变，例如图8中在回流温度260C时的翘曲，当芯片为5mm时翘曲方向是凸形正90 µm（正值），而芯片为8.7mm时翘曲变成了凹形负100 µm（负值）。
（2） 对于大芯片(8.7mm)，超薄化后的封装翘曲非常大，超过了一般要求的翘曲水平（100 µm以下）。所以，大芯片超薄封装的翘曲极具挑战性。另一方面，也不是说芯片越小翘曲就会越小，如设计或材料选择搭配不当，小芯片封装会比大芯片封装的翘曲更大。例如图 9 中所示，5mm芯片比6.5mm及8.7mm芯片的翘曲都大。原因是不同大小的芯片翘曲方向有可能不同。
（3） 通常所说的采用低CTE的基板和高CTE的塑封组合有利于降低翘曲，是针对封装大芯片时当翘曲方向在室温下是凸形而高温下是凹形时才成立。而当使用小芯片时，翘曲方向有可能反过来，此时上述观点将不再成立，而必须使用高CTE的基板配低CTE的塑封组合，才能降低翘曲。
（4） 图中数据显示，同一套材料组合及设计很难适用于各种不同大小的芯片。 （5） 综上所述，新一代超薄封装将会使翘曲大小和方向出现各种可能，而且相当敏感，难以只凭经验预估。所以，必须定制优化，并在设计时使用相关的计算机有限元翘曲模型模拟仿真，以帮助预估最后封装的翘曲及改善的方案例如各层厚度和材料的选择搭配。
5 基板薄化对翘曲的影响 在基板设计时，可选择采用不同的层数和厚度。除了对基板电性能的考虑之外，这些因素对封装的翘曲也有影响。图 10 显示了使用4层板和2层板的封装在翘曲上的差别。对大芯片封装而言，使用4层基板的封装翘曲比2层基板的会更大。这是因为4层基板含更多的金属层和绝缘层，这些材料具有相当高的CTE，从而使得4层基板的整个基板有效CTE值要比2层基板的大，翘曲也就相应增大。相对而言，基板层数越多，或者基板核越薄，基板核所起的作用就越小，翘曲就会加大。以此类推，采用最新出现的无核基板（Coreless