(完整版)第20章习题1-门电路与组合逻辑电路
chapter20 门电路和组合逻辑电路
TTL门电路是双极型集成电路，与分立 元件相比，具有速度快、可靠性高和微型 化等优点，目前分立元件电路已被集成电 路替代。下面介绍集成 “与非”门电路的 工作原理、特性和参数。
1. TTL与非门电路的组成
+5V R4 T3 T4 Y
R1
T1 A B C
R2
T2
多发射极 三极管
R3
B E1 C T5 E2 R5 E3 等效电路 输出级
UNH=UIH-UON
扇出系数NO 指一个“与非”门能带同类门的最大数目，它 表示带负载的能力。对于TTL“与非”门 NO 8。 输入高电平电流 IIH和输入低电平电流 IIL 当某一输入端接高电平，其余输入端接低电 平 时，流入该输入端的电流，称为高电平输入电流 IIH（A）。
当某一输入端接低电平，其余输入端接高电平 时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。
即：有“1”出“1”， 全“0”出“0”
逻辑符号： A >1 B C
Y
3. 三极管“非” 门电路
电路
+UCC RC “1” “0” 截止
“非” 门逻辑状态表
A 0 1 Y 1 0
A
RK RB
T
Y “0” “1”
逻辑符号
-UBB
逻辑表达式：Y=A
A
1
Y
20.2.3 基本逻辑门电路的组合
1. “与非” 门电路 A & 1 B C
输入级
中间级
逻辑表达式： Y=A B C “与非” 门逻辑状态表 A B C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 A B C
第20章门电路和组合逻辑电路电工电子课件第七版
1. “与”逻辑关系
•A •B
•+
•220V
•Y
•-
•逻辑表达式： Y = A • B
•状态表
•A •B •Y
•0 •0 •0 •0 •1 •0 •1 •0 •0 •1 •1 •1
• “与”逻辑关系是指当决定某事件的条件全 部具备时，该事件才发生。 • 设：开关断开、灯不亮用逻辑 “0”表示，开 关闭合、灯亮用 逻辑“1”表示。
“1”，
• 全“0”出“0”
•逻辑符号：
•A •B •C
•> 1
•Y
•0 •0 •0 •0 •0 •1 •0 •1 •1 •0 •1 •0 •1 •1 •1 •1
•0 •0 •1 •1 •0 •1 •1 •1 •0 •1 •1 •1 •0 •1 •1 •1
第20章门电路和组合逻辑电路电工电 子课件第七版
20.3 TTL门电路
•(三极管—三极管逻辑门电路)
• TTL门电路是双极型集成电路，与分立 元件相比，具有速度快、可靠性高和微型 化等优点，目前分立元件电路已被集成电 路替代。下面介绍集成 “与非”门电路的 工作原理、特性和参数。
第20章门电路和组合逻辑电路电工电 子课件第七版
20.3.1 TTL“与非”门电路
•A •B
•&
•C
•1
•Y•“•A与非•B”
门逻辑状态表
•C •Y
•“与”门
•“非”门 •0 •0 •0 •0
•A •B •C
•&
•Y
•0 •1 •0 •1 •1 •0
•1 •0
•“与非”门
•1 •1
•逻辑表达式：•Y=A B C •1 •1
电工与电子学第二十章门电路和组合逻辑电路精品PPT课件
tpd1
tpd2
回主页 总目录 章目录 上一页 下一页 退出
20.3 TTL门电路
⒍ 输入高电平电流IIH和输入低电平电流IIL
输入高电平电流IIH：当某一输入端接高电平、其 余输入端接低电平时，流入该输入端的电流。
输入低电平电流IIL：当某一输入端接低电平、其
余输入端接高电平时，从该
UCC
输入端流出的电流。
基本逻辑门电路有与门、或门和非门。
21.10.2020
电工与电子学
回主页 总目录 章目录 上一页 下一页 退出
20.2 基本门电路及其组合
⒈ 与逻辑
与逻辑：只有决定事 物结果的全部条件同时具 备时，结果才会发生。
+
A B Y-
逻辑表达式： ABY
⒉ 或逻辑
或逻辑：在决定事物结 果的几个条件中只要有一 + 个或一个以上条件具备时，
例： A Y
20.2 基本门电路及其组合
⑸逻辑符号
1
A
Y
21.10.2020
电工与电子学
回主页 总目录 章目录 上一页 下一页 退出
20.2 基本门电路及其组合
20.2.3 基本逻辑门电路的组合
⒈ 与非门电路
⑴逻辑图
⑵逻辑符号
A&
1
Y B
A& Y
B
⑶逻辑功能
当输入变量全为1时，输出为0；
当输入变量有一个或几个为0时，输出为1。
回主页 总目录 章目录 上一页 下一页 退出
20.3 TTL门电路
⒋ 扇出系数NO 指一个与非门能带同类门的最大数目，它表示带
负载能力。
⒌ 平均传输延迟时间tpd
在与非门输入端加上一个 输入波形
门电路和组合逻辑电路
电子电路中的信号
模拟信号
数字信号
u t t
模拟信号：在时间上或数值上连续变化的信号。
u
正弦波信号
三角波信号
处理模拟信号的电路称为模拟电路。如整流电 路、放大电路等，注重研究的是输入和输出信号间 的大小及相位关系。 在模拟电路中, 晶体管通常工作在放大区。
数字信号(也称脉冲信号)： 在时间上和数值上都是不连续变化的，即是一种 跃变信号，并且持续时间短暂。
电路
导通
+5V R1 T1
Y=A∙B
与门逻辑状态表
输 入 输出
(3) 逻辑关系: 与 逻辑 即：有 0 出 0 ， 全1出1。 逻辑符号
A 0 0 1 1
B 0 1 0 1
Y
A B
&
0 0 0 1
Y
2. 二极管或门电路 (1) 电路 或门逻辑状态表
A B
D1 D2 Y R -UCC
输 A 0 0 1 1
入 B 0 1 0 1
t
t 矩形波
尖顶波
处理数字信号的电路称为数字电路，它注重研究 的是输入、输出信号之间的逻辑关系。 在数字电路中，晶体管一般工作在截止区和饱和 区,起开关的作用。
前面几章讨论的都是模拟电路，后面几章将讨论 的是数字电路。数字电路和模拟电路都是电子技术的 重要基础。 数字电路的广泛应用和高度发展，标志着现代电 子技术的水准，电子计算机、数字式仪表、数字化通 信以及繁多的数字控制装置等都是以数字电路为基础。
(2) 十八进制转换 十进制数 二进制数 将二进制数整数部分从低位开始每3位划为一组； 将小数部分从高位开始每3位划为一组。 例：将十进制数 27.35 转换成八进制数。 (0 1 1 0 1 1 . 0 1 0 1 1 0 )2 ( 3 3 . 2 6 )8 (27.35)10 = (33.26)8 (3) 十 十六进制转换 (0 0 0 1 1 0 1 1 . 0 1 0 1 1 0 0 0)2 ( 1 B . 5 (27.35)10 = (1B.58)16 8 )16
第20章门电路和组合逻辑电路-王亚芳分析
尖顶波
t
矩形波
t
上翻 下翻 退出
南通大学电气工程学院
《电工学》课程
脉冲信号
正脉冲：脉冲跃变后的值比初始值高 负脉冲：脉冲跃变后的值比初始值低
如：
+3 V 0 +3 V 0
0
3V 0 3V
正脉冲
负脉冲
上翻 下翻 退出
南通大学电气工程学院
《电工学》课程
脉冲信号的部分参数：
0.9A 0.5A 0.1A
(3) 逻辑符号
A
1
Y
上翻 下翻 退出
南通大学电气工程学院
《电工学》课程
20.2.3 基本逻辑门电路的组合
1. 与非门电路
A B
“与非” 门逻辑状态表
1
&
Y
A
0 0 1 1
B
0 1 0 1
Y
1 1 1 0
“与”门
“非”门
A B
&
“与非”门
Y
有“0”出“1” 全“1”出“0”
逻辑表达式： Y=A B
3 3V 0V B 0V V
Y
0V R 3V
U
(2) 工作原理 输入A、B 有一个为“1”，输出Y 为“1”。 输入A、B 全为低电平“0”，输出Y 为“0”。 逻辑表达式：
-5V
Y=A+B
上翻 下翻 退出
南通大学电气工程学院
《电工学》课程
(3) 逻辑关系 “或”逻辑
“或” 门逻辑状态表
即：有“1”出“1”， 全“0”出“0”
《电工学》课程
1. 二极管“与” 门电路
(1) 电路
+U 5V
DA
第20章 门电路和组合逻辑电路电工电子课件第七版
脉冲幅度 A 脉冲上升沿 tr
脉冲宽度 tp 脉冲周期 T
脉冲下降沿 tf
总目录 章目录 返回 上一页 下一页
20.2 基本门电路及其组合
1. 二极管的开关特性
导截通止
D
3V
0V
3V
R
0V
相当于
S 开关闭合
R
相当于
S
开关断开
R
总目录 章目录 返回 上一页 下一页
2. 三极管的开关特性
3V
0V
ui
总目录 章目录 返回 上一页 下一页
（3）十-十六进制数转换： 十进制数转换为十六进制数时，首先将十进制数转换为二进制
数，而后将二进制数的整数分从最低为开始每4位划为一组；将 小数部分从最高位开始也是每4位划为一组。 （27.35）10=（1 1011. 0101 10）2
1 B. 5 8 =（1B.58）16
10-2
二进制：逢二进一，即1+1=10。
数码：0 1
（110101.001）2 =1 25 +1 24 +0 23 +1 22 +0 21+1 20 +0 2-1+1 2-2 =（53.25）10
总目录 章目录 返回 上一页 下一页
八进制：逢八进一，即7+1=10。 数码：0 1 2 3 4 5 6 7
总目录 章目录 返回 上一页 下一页
2.十进制数转换为任意进制数
（1）十-二进制数转换： 整数部分的转换采用除2取余数法，直到商等于零为止。 净小数部分的转换采用乘2取整数法，直到满足规定的位数为止。
2 27 1(d0) 2 13 1(d1)
2 6 0(d2)
《电工学》20_秦曾煌主编第六版下册_电子技术_第20章
第二十章 门电路和组合逻辑电路
(1-0)
第二十章 门电路和组合逻辑电路
§ 20.1 脉冲信号 § 20.2 基本门电路及其组合 § 20.3 TTL门电路 § 20.4 CMOS门电路 § 20.5 逻辑代数 § 20.6 组合逻辑电路的分析和综合 § 20.7 加法器 § 20.8 编码器 § 20.9 译码器和数字显示
与非：条件
A、B、C都具 备，则F 不发 生。
F A B C
A B C
&
F
(20-20)
或非：条件
A、B、C任一 具备，则F不 发生。
F A B C
A B C
1
F
异或：条件
A、B有一个具 备，另一个不 具备则F 发生。
F A B AB A B
A
=1
F
B
同或：条件
A、B同时具备 或同时不具备， 则F 发生。
A B C
c1
T1
F A B C
T2
F
T4 R3
(20-27)
TTL与非门
R B
1
R B E
1 2 3
1
C
E
C
1
E E
E
2
E
3
集成电路中的多发射晶体管
(20-28)
1. 任一输入为低电平“0”（0.3V）时 +5V
不足以让 T2、T4导通 R1 R2 R4 T3
第二十章电工学-门电路和组合逻辑电路
电工与电子技术基础
tp
0.5A 0.9A 0.1A
A
tr
一、脉冲信号 的参数:
（1）脉冲幅度A: （2）脉冲前沿tr： （3）脉冲后沿tf： （4）脉冲宽度tp： （5）脉冲周期T： （6）脉冲频率f：
tf
T
脉冲信号变化的最大值。 从脉冲幅度的10%上升到90%所需的时间。 从脉冲幅度的90%下降到10%所需的时间。 从脉冲前沿幅度的50%到后沿50%所需的时间。 脉冲幅度的10%两点之间的时间间隔。 单位时间的脉冲数，f=1/T。
电工与电子技术基础
交换律 10、AB=BA 11、A+B=B+A 结合律 12、ABC=(AB)C=A(BC) 13、A+B+C=A+(B+C)=(A+B)+C 分配律 14、A(B+C)=AB+AC
15、A+BC=(A+B)(A+C) 证： (A+B)(A+C)=AA+AC+AB+BC=A+AC+AB+BC =A(1+C+B)+BC=A+BC
电工与电子技术基础
二、NMOS门电路：
1、NMOS“非”门电路（反相器） +UDD
T2
F A T1
NMOS“非”门电路
电工与电子技术基础
2、NMOS“与非”门电路
+UDD T3
F=AB
B A T2 F
T1
电工与电子技术基础
3、NMOS“或非”门电路
+UDD
T3
F=A+B T1 F B T2
A
注意：输入端管脚不能悬空！
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C进行处理（只需一种处理方法），Y1的C端应接 ，Y2的C端应接 ，
解：接地、悬空 S10203G 在F = AB+CD的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D
S10203N 某与非门有A、B、C三个输入变量，当B=1时，其输出为( )。 A. 0 B. 1
C. AC D. AC 解：C
S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D
S10204I 逻辑电路如图所示，其逻辑函数式为( )。
A. BABA B. ABBA C. BABA D. AAB 解：C
S10204N 已知F=AB+CD，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D
S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态
1 A &
B Y 1
&
≥1 S10214B 逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻应是( )。 A. t1 B. t2 C. t3
解：A
S10211I 图示逻辑电路的逻辑式为( )。
A. FABAB B. BAABF C. F()ABAB 解：B
S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C
S10216B 图示逻辑电路的逻辑式为( )。
A. FAB+AB B. FABAB C. FAB+AB 解：C
S10217B 逻辑图如图（a）所示，输入A、B的波形如图（b），试分析在t1瞬间输出F为( )。 A. “1” B. “0” C. 不定 解：B
S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C.
解：B A B F A B F A B F 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 S10219B 逻辑图和输入A的波形如图所示，输出F的波形为( )。 解：（b）
S10220B 图示逻辑符号的状态表为( )。 A. B. C.
解：C S10221B 逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是( )。 A. t1
B. t2 C. t3 解：A
S10225B 逻辑门电路的逻辑符号如图所示，能实现F＝AB逻辑功能的是( )。
解：（a） S10214I 逻辑图和输入A，B的波形如图所示，分析当输出F为""0的时刻应是( )。 A. t1
B. t2 C. t3
解：C S10217I 图示逻辑电路的逻辑式为( )。
A. CABF B. CBAF)( C. CABF 解：A
A B F A B F A B F 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 S10221I 逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是( )。 A. t1 B. t2
C. t3
解：C
S10222I 逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是( )。 A. t1
B. t2
C. t3
解：B
S10226B 三态输出“与非”门电路的输出比正常的“与非”门电路多一个状态是( )。 A. 高电平 B. 低电平 C. 高阻 解：C
S10229B 逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻应是( )。 A. t1
B. t2 C. t3 解：C
S10209B 逻辑符号如图所示，其中表示“与非”门的是( )。
解：（d） S10210B “异或”门的逻辑式为( )。 A. F＝AB+AB
B. F＝AB+AB C. F＝ABAB 解：C
S10223I 图示逻辑电路的逻辑式为( )。
A. )(CBAF B. )(CBAF C. BCAF 解：A S10401I 已知各逻辑门输入A、B和输出F的波形如下图所示，要求写出F的逻辑表达式，并画出逻辑电路。
解
S10503B 写出如图所示电路的输出函数Y的表达式，并分析逻辑功能。 解：逻辑函数Y的表达式
ABCY1
CBAABCCBAABCCBAABCABCCABCBABCACYBYAYY)()(111
列出真值表： A B C Y A B C Y 0 0 0 1 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 1 1 1 1
由真值表可知，当A、B、C三个变量的取值一致时，Y= 1，否则Y= 0。 即该电路具有“判一致”的逻辑功能。
S10504B 证明图（a）、（b）两电路具有相同的逻辑功能。
解： 图（a）逻辑函数Y的表达式 BABAY 图（b）逻辑函数Y的表达式
BABABBBABAAABABAY))((
可见，两电路具有“异或”的逻辑功能。 S10505G 为提高报警信号的可靠性，在有关部位安置了3个同类型的危险报警器，只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。试画出具有该功能的逻辑电路。
解：在危急情况下，报警信号A、B、C为高电平1，且当输出状态F为高电平1时，设备应关机。其真值表如下： 由真值表可写出“与或”表达式： ABCBCACBACABL 化简为：ACBCABL 逻辑图，如下图所示。 或者：用与非门 ACBCABL
=ACBCAB=ACBCAB其逻辑电路略。
S10504N 某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由“与非门”组成的能实现这一功能的报警控制电路。 解： 由题意可知，该报警电路的输入变量是三个开关A、B、C的状态，设开关接通用1表示，开关断开用0表示；设该电路的输出报警信号为F，F为1表示报警，F为0表示不报警。可列出真值表： 根据真值表做出卡诺图如下图（a）所示。利用卡诺图对逻辑函数进行化简，得到最简逻辑表达式：
CBBACBBAF 根据逻辑表达式画出逻辑图，就得到题目所要求的控制电路如图（b）所示。
S10405G 可否将“与非门”、“或非门”、“异或门”当做“反相器”使用？如果可以，其输入端应如何处理并画出电路图。 解： 如右图所示。
C B A L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1
A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 S11101I 组合逻辑电路的设计步骤为： （1） ；（2） ；（3）简化和变换逻辑表达式，从而画出逻辑图。 解： ⑴由电路的功能要求，列出真值表；（2）由真值表写出逻辑表达式；
S11102B 分析组合逻辑电路的步骤为： （1） ； （2） ； （3） ； （4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。 解： 由逻辑图写出个输出端逻辑表达式、化简和变换各逻辑表达式、列出真值表
S11102I 如图所示逻辑图，逻辑表达式1F= ；F= 。
解：
01101AF；BBFF1
S11201I 如图所示逻辑电路其逻辑表达式为( )。
A. BAY B. ))((BABAY C. BAY D. BABAY 解：D
S11202B 组合逻辑电路任何时刻的输出信号与该时刻的输入信号( )，与电路原来所处的状态( )。 A. 无关，无关 B. 无关，有关 C. 有关，无关 D. 有关，有关 解：C
S11202I 半加器的本位和输出端的逻辑关系是( )。 A. 与非 B. 或非 C. 与或非 D. 异或 解：D