最全的 cadence 元器件库 详细说明
Cadence ORCAD CAPTURE元件库介绍
Ieee文件夹ieee_百度百科
美国电气和电子工程师协会(IEEE)是一个国际性的电子技术与信息科学工程师的协会，是世界上最大的专业技术组织之一（成员人数），拥有来自175个国...
IEEE Digital_IEEE_7400
BUS_Driver_Transceiver_IEEE_7400
Counter_IEEE_7400
Digital_Gate_IEEE_7400.olb
Digital_Latch_IEEE_7400.olb 锁存器
Digital_MUX_IEEE_7400.olb MUX
多路复用器（multiplexer）；
Digital_Shift_Register_IEEE_7400.olb
Digital_Static_RAM_IEEE_7400.olb 静态随机存储器（Static Random Access Memory）
Library文件夹
AMPLIFIER.OLB
共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。Amplifier_Analog_IC.olb
ARITHMETIC.OLB
共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。
Digital_Logic_Arithmetic_IC.olb
ATOD.OLB
共618个零件，存放A/D转换IC，如ADC0804，TC7109等。Data_AD_Converter.olb
BUS DRIVERTRANSCEIVER.OLB
共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。Digital_Bus_Drive_Transceiver
CAPSYM.OLB
共35个零件，存放电源，地，输入输出口，标题栏等。CONNECTOR.OLB
共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。Connector
COUNTER.OLB
共182个零件，存放计数器IC，如74LS90，CD4040B。Digital_Counter_IC.OLB
DISCRETE.OLB
共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。Mixed_Discrete
DRAM.OLB 动态随机存取存储器（Dynamic Random Access Memory）
共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。RAM_Dynamic _IC
ELECTRO MECHANICAL.OLB
共6个零件，存放马达，断路器等电机类元件。
Electro_ Mechanical.OLB
FIFO.OLB {计} first-in first-out (FIFO)
共177个零件，存放先进先出资料暂存器，如40105，SN74LS232。
Data_Register_IC_First_in_first_out
FILTRE.OLB
共80个零件，存放滤波器类元件，如MAX270，LTC1065等。Filter.OLB
FPGA.OLB
存放可编程逻辑器件，如XC6216/LCC。
FPGA_Programable.olb
GATE.OLB
共691个零件，存放逻辑门（含CMOS和TLL）。
Digital_Gate_IC_Misc
LATCH.OLB
共305个零件，存放锁存器，如4013，74LS73，74LS76等。Latch_kinds_of.OLB
LINE DRIVER RECEIVER.OLB
共380个零件，存放线控驱动与接收器。如SN75125，DS275等。Line_Control_Drive_Receiver
MECHANICAL.OLB
共110个零件，存放机构图件，如M HOLE 2，PGASOC-15-F 等。Mechanical&DIPXX
MICROCONTROLLER.OLB
共523个零件，存放单晶片微处理器，如68HC11，AT89C51等。Microcontroller
MICROPROCESSOR.OLB
共288个零件，存放微处理器，如80386，Z80180等。
Micro_Processor.OLB
MISC.OLB
共1567个零件，存放杂项图件，如电表（METER MA），微处理器周边（Z80-DMA）等未分类的零件。Miscellaneous
MISC2.OLB
共772个零件，存放杂项图件，如TP3071，ZSD100等未分类零件。Miscellaneous2
Miscellaneous3
MISCLINEAR.OLB Linear_Misc
共365个零件，存放线性杂项图件（未分类），如14573，4127，VFC32等。
Linear_Misc
MISCMEMORY.OLB
共278个零件，存放记忆体杂项图件（未分类），如28F020，
X76F041等。Memory_Misc
MISCPOWER.OLB Power_High_IC_Misc
共222个零件，存放高功率杂项图件（未分类），如REF-01，PWR505，TPS67341等。
MUXDECODER.OLB
共449个零件，存放解码器，如4511，4555，74AC157等。
Decoder_MUX
OPAMP.OLB
共610个零件，存放运放，如101，1458，UA741等。Amplifier_Operal.olb
PASSIVEFILTER.OLB
共14个零件，存放被动式滤波器，如DIGNSFILTER，RS1517T，LINE FILTER等。Filter_Passive
PLD.OLB
共355个零件，存放可编程逻辑器件，如22V10，10H8等。FPGA_PLD
PROM.OLB
共811个零件，存放只读记忆体运算放大器，如18SA46，XL93C46等。ROM_Programmable_IC
REGULATOR.OLB
共549个零件，存放稳压IC，如78xxx，79xxx等。V oltage_Stable &Regulator.olb
SHIFTREGISTER.OLB
共610个零件，存放移位寄存器，如4006，SNLS91等。
Shift_Register
SRAM.OLB
共691个零件，存放静态存储器，如MCM6164，P4C116等。RAM_Static
TRANSISTOR.OLB
共210个零件，存放晶体管（含FET，UJT，PUT等），如2N2222A，2N2905等。
Transister_FET_MOS_etc
IEC 文件夹（器件图形都是国际标准符号）International Electrotechnical Commission 国际电工委员会它是世界上成立最早的国际性电工标准化机构，负责有关电气工程和电子工程领域中的国际标准化工作。
ANALOG Analog_Miscellaneous.olb
CMOS1—4 Digital_CMOS_1000_4000_7400.olb
DEVICE Miscellaneous_Device.olb
HEADER Header_Contact _Pin
TTL1—15 Digital_TTL_7400.olb
说明:本介绍包含了\capture\library\pspice和capture\library\pspice\advanls目录下所有库,但由于作者水平有限,介绍得也比较简单,有些说明可能不一定对.请高手指正.谢谢！
1.1_SHOT : 10个杂项器件,其中有54，74，CD 的
2.7400~74S : 74系列的器件
3.AA_IGBT : IGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET
4.AA_MISC : miscellaneous杂项金属氧化物半导体场效应晶体管（Metal-Oxide -Semiconductor Field Effect Transistor）
5.ABM : 各种数学运算单元,如cos,sin,log,hipass,lowpass等,还有E/F/H/G等元件.
6.ADV_LIN : ALD系列的线性放大器linear amplifier | Linear Amp | Hdlin
7.ANA_SWIT : 模拟开关analogue switch
8.ANALOG和ANALOG_P : 通用模拟器件,R，C，L
9.ANL_MISC : 杂项模拟器件,如三相变压器，555，RELAY，SWITCH，VCO
10.ANLG_DEV : AD公司放大器,电压参考器件，
11.APEX : APEX公司PA/AM 系列运放
12.APEX_PWM : APEX公司系列PWM控制器
13.ASW : DG系列模拟开关
14.BIPOLAR~BJPD : 三极管bipolar:双极的| 双极性| 两极的
15.BREAKOUT : 用于最坏情况分析的元件。RAM,ROM,DA8/10/12,AD/8/10/12,R,SWITCH,Q,POT
( 滑动变阻器),M,X(TRANSFORER)
16.BUF & BUFF_BRN : BUFFERS 缓冲
17.CD4000 : CD系列器件
18.CEL : NE系三极管
https://www.360docs.net/doc/2814895276.html,LINR : CLC系列BUFF,OPA
20.CONTROLLER : 电源控制电路，DC TO DC
21.CORES : 磁芯
22.DARLNGTN : EPITAXIAL(外延的) SILICON TRANSISTOR
23.DATACONV : AD,DA data converter
24.DI : DIODE
25.DIF : DIODE BRIDGE
26.DIG_ECL : D Flip-Flop 翻转触发器；啪嗒啪嗒的响声
28.DIG_GAL : Generic Array Logic 逻辑阵列组
29.DIG_MISC : miscellaneous杂项digital device
30.DIG_PAL : programable Array Logic
31.DIG_PRIM : Generic digitial device: and,add,Flip_Flop
32.DIH : diode pull-up and pull-down network
33.DIODE : diode
34.DIV : diode v 稳压二极管
35.DIZ : diode z zener
36.DRI : MIXED
37.EBIPLOAR : bipolar 有两极的，双极的
38.EDIODE : diode
39.ELANTEC : ELANTEC半导体公司器件,运放,门电路等
40.EPCOS : EPCOS公司器件,磁珠,压每电阻,NTC等。
41.EPWRBJT : bjt
42.FAIRCHILD FieldEffectTransistorJunction : fairchild device (Fairchild半导体公司飞兆
43.FILTSUB : Mixed_RCL_unknown
44.FUNCTION : 函数器件
44.FWBELL : FWBELL 公司的霍尔元件HallDevice_FWBELLl.olb
45.HARRIS : HARRIS公司相关产品FET_Junction&Amp_HARRIS
46.IGBT : IGBT管FETMOS绝缘栅门极晶体管（InsulatedGateBipolarTranslator 绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor IGBT_FETMOS_InsulatedGateBipolarTransistor
47.INFINEON
Diode&Var_Cap_IGBT_Transister_FET_Enhanced_INFINEON INFINEON_BSX FETMOS_Enhanced_INFINEON_BSX INFINEON_BUZ FETMOS_Enhanced_INFINEON_BUZ INFINEON_COOLMOS500
FETMOS_Enhanced_INFINEON_500
FETMOS_Enhanced_INFINEON_600
FETMOS_Enhanced_INFINEON_800
IGBT_INFINEON_IKW_T120 INFINEON_OPTIMOS_N
FETMOS_Enhanced_INFINEON_PNP
INFINEON_OPTIMOS_p
FETMOS_Enhanced_INFINEON_NPN
INFINEON_OPTIMOS2
FETMOS_Enhanced_INFINEON_PNP_
INFINEON_PFET_60
FETMOS_Enhanced_INFINEON_NPN_
INFINEON_S_AFBJT Transister_INFINEON_AFBJT INFINEON_S_DITR Transister_INFINEON_DITR INFINEON_S_DITRAR
Transister_Double_INFINEON_DITRAR
INFINEON_SFET_100
FETMOS_Enhanced_INFINEON_PNP_100
INFINEON_SIC_Diode Diode_INFINEON_SIC INFINEON_SIGCXXT120_L2
IGBT_INFINEON_SIGCXX
48.IXYS
IGBT&MOSFET_Thyristor_Diode_IXYS : IXYS公司的功率管产品
49.JBIPOLAR Transistor_Japan : 日本产品,三极管
50.JDIODE Diode_Japan : 日本产品,二极管
51.JFET FET_Junction_Japan : 日本产品,FET场效应晶体管（Field Effect Transistor
52.JFN FET_Junction_PNP_Japan : 日本产品,NFET:N沟道场效应晶体管
53.JFP FET_Junction_NPN_Japan : 日本产品,PFET
54.JJFET FET_Junction_Japan_ : 日本产品,JFET结晶型场效应晶体管（Junction Field-effect Tran
55.JOPAMP Amplifier_Operal_Japan : 日本产品,运放
56.LIN_TECH
Amplifier_Operal&V oltage_Refer_LINEAR : AmplifierOperal 公司产品,主要是运放,也有reference
57.LINEDRIV Digital_Gate_IC_LINEAR : LINEAR 公司产品,主要是门电路
58.MAGNETIC
Magnetic_Core_MAGNETIC :MAGNETIC公司磁心
59.MAXIM
Amplifier_Operal_MAXXX : MAXIM公司产品60.MFN
FETMOS_PNP_Fairchild&IR : Fairchild,IR等公司N型功率MOS
61.MFP FETMOS_NPN_ Fairchild&IR : Fairchild,IR等公司P型功率MOS
62.MIX_MISC Misc&Relay : 4046,Relay 等
63.MOTOR_RF Transistor_RF_Freescale : 飞思卡尔射频三极管
64.MOTORSEN
Transducer_Press_Freescale : 飞思卡尔压力传感器65.NAT_SEMI
Amplifier_Operal_National : 国半产品
66.NEC_MOS
FETMOS_Enhanced_NEC : NEC产品增强型场效应管
NXP_MOSFETS FETMOS_Enhanced*Diode_NXP
67.ON_AMP Amplifier_Operal_ON
ON_BJT Transistor_ON
ON_Diode Diode_ON
ON_MOS FETMOS_Enhanced_ON
~ON_PWM PWM&Switching_Power_ON : ON 产品,依次是三极管,二极管,MOS管,开关电源控制芯片(脉宽调变（Pulse-Width Modulation）MC33363,MC44608,NCP1200 68.OPA Amplifier_Operal
OPAMP Amplifier_Operal&Stable_V olt_IC : 常用运放
69.OPT Optical_Coupler | : 光耦合器:optical coupler | optocoupler | Coupler
70.OPTO Optical_Coupler_ : 光耦
71.PHIL_BJT~ Transistor_PHIL
PHIL_Diode Diode_PHIL
PHIL_FET FET_Junction&Enhanced_PHIL PHIL_RF Transistor_RF_PHIL : 飞利浦器件
72.POLYFET
FETMOS_Enhanced_PNP_POLY : POLYFET公司的MOS管
73.PSPICE_ELEM Misc_Pspice_Model : 用pspiceAA分析的元件,L,R,C,I,V,变压器绕线
74.PWRBJT Transistor_Power : 功率三极管
75.PWRMOS
FETMOS_Enhanced_Power : 功率MOS管
76.RFBJN Transistor_RF : 射频三极管N
77.RFBJP Transistor_RF_NPN : 射频三极管P
78.RFDIO Doide_RF : 射击频二极管
79.SAH 采样保持:Sampling_And_Holding | Sample-and-Hold HA2420,HA5320,LF398H高速精密采样保持放大器,
SAC Inducter_V olt_Transformer
80.SHINDNGN Rectifier_Bridge&Diode_ SHINDNGN : SHINDENGEN公司整流桥,二极管81.SOURCE Source_Signal&Power : 各种源
82.SOURCESTM Signal&Controlled_Source : 数字仿真信号源
83.SPE Misc_Digital&Analog
~SPECIAL Special_Unkown : 特殊元件。print,param,IC,nodeset,V ARIABLES,lib,include等很多( 与仿真功能、设置等相关的
84.SPICE_ELEM
Source_Controlled&Arithmetic : 流控,压控,电池,微/积分,零/极点,加减乘除等
85.SWIT_RA V Switching_Power_Model : 开关电源仿真所用到的通用开关器件模型,分电流/电压型,CCM/DCM,( 大/小信号模型
86.SWIT_REG
Switching_Power_Microsemi : microsemi公司的SG系列开关电源芯片如SG1844等
87.TEX_INST Amplifier_Operal&TL431_TI : TI的系列运放和它的TL431,但不全,新运放还得从TI网站上下.
88.THY1 Thyristor_ST&Freescale : ST,飞思卡尔等公司的可控硅,晶闸管thyristor
SCR(silicon controlled rectifier)。
89.THYRISTR Thyristor : 同样是可控硅,
与上面有些不同,更全一点.
90.TLINE Transmission_Line : 传输线
91.TYCO_ELEC Resistor_Piezo_TYCO : Tyco公司压敏电阻
92.TZB Diode_Zener : 单双向二极管,有常用的P6KE68A等
93.VD V oltage_Detector : 电压检测器,MC33064,S8054ALR等
94.VR Voltage_Regulator&Stable : V oltage regulator，如常用的7805,TL431等。
95.XTAL Crystal : 晶振
96.ZETEX
Transister_Diode_MOSFET_ZETEX : zetex公司三极管等.
97.以osram开头的15个库: osram公司的发光二极管等
LED_Osram_.....
常用电子设计大赛元器件清单
常用电子元器件清单 类别名称规格或型号规格 电阻碳膜电阻RT 0.25W 1Ω-1MΩ电阻碳膜电阻RT 0.5W 1Ω-1MΩ电阻碳膜电阻RT 1W 1K 电阻碳膜电阻RT 1W 10K 电阻金属膜电阻RJ 0.125W 1Ω-1MΩ电阻金属膜电阻RJ 0.25W 1Ω-1MΩ电阻金属膜电阻RJ 0.5W 1Ω-1MΩ电阻金属膜电阻RJ 1W 1K 电阻金属膜电阻RJ 1W 10K 电位器蓝色长方，102 102 电位器蓝色长方，103 103 电位器蓝色长方，104 104 电位器蓝色长方，105 105 电位器蓝色长方，504 504 瓷片电 瓷片电容102 容 瓷片电 瓷片电容103 容 瓷片电 瓷片电容104 容 瓷片电 瓷片电容105 容 瓷片电 瓷片电容221 容 瓷片电 瓷片电容224 容 瓷片电 瓷片电容472 容 瓷片电 瓷片电容682 容 电解电 铝电解电容10u 25V 容 电解电 铝电解电容10u 50V 容 电解电 铝电解电容22u 16V 容 电解电 铝电解电容1u 50V 容 电解电铝电解电容33u 16V
电解电 铝电解电容47u 50V 容 电解电 铝电解电容47u 100V 容 电解电 铝电解电容100u 25V 容 电解电 铝电解电容220u 50V 容 电解电 铝电解电容330u 16V 容 电解电 铝电解电容330u 50V 容 电解电 铝电解电容470u 25V 容 电解电 铝电解电容1000u 35V 容 二极管普通二极管1N4001 二极管普通二极管1N4007 二极管4148 二极管LED红灯LED灯-5mm 二极管LED红绿LED灯-5mm 二极管LED白5mm 高亮 二极管LED绿LED灯-5mm 二极管LED蓝LED灯-5mm 二极管LED黄LED灯-5mm 三极管三极管9012 三极管三极管9013 三极管三极管9014 三极管三极管8050 三极管三极管8550 三极管三极管3DG6 晶振32768 晶振8M LED数码 LED数码管LG5011BSR 管 LED数码 LED数码管SM420501KW 管 LED数码 0.56寸共阴红色 管 散热片YA25 集成电 555定时器 NE555 路 集成电运放 4558
OrCAD Capture CIS Cadence原理图绘制
OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................
CADENCE工具VIRTUSO-DRACULA入门介绍
CADENCE工具VIRTUSO/DRACULA入门介绍 (2) 1．使用V IRTUSO/D IV A/D RACULA之前的准备 (2) 1.1．找一台装有IC工具的服务器 (2) 1.2．连接到这台计算机上 (2) 2．IC工具的软件环境配置 (3) 2.1．创建IC工具的启动目录，即工作目录。 (3) 2.2．将配置文件拷贝到IC工具的启动目录 (3) 2.3．将工艺文件和显示文件拷贝至工作目录 (3) 2.4．启动IC工具,命令为icfb& (3) 3．IC工具的使用 (4) 3.1．新建一个设计库 (4) 3.2．Compile一个工艺文件 (5) 3.3．创建新设计 (5) 3.4．编辑电路图 (5) 3.5．编辑版图 (6) 3.6．根据习惯改变版图层次的显示特性 (7) 3.7．完成版图编辑之后保存,退出 (8) 4．版图的DRC检查 (8) 4.1．基于Diva的方式(不推荐) (8) 4.2．基于Dracula的方式(推荐) (8) 5．LVS (10) 5.1．准备版图的GDS文件 (10) 5.2．准备电路网表 (10) 5.3．用LOGLVS转换电路网表成LVS要求格式 (11) 5.4．修改lvs的命令文件 (12) 5.5．运行PDRACULA来生成lvs任务的可执行文件 (12) 5.6．在控制台下，运行https://www.360docs.net/doc/2814895276.html,文件 (12) 5.7．查看错误 (12) 5.8．修正版图或网表错误 (13) 6．一些小经验 (13) 7．附件清单 (14)
Cadence工具Virtuso/Dracula入门介绍 （以上华0.6um DPDM工艺设计库为例） Cadence 是一套功能强大的EDA软件，包含有诸如IC、SE等常用芯片设计工具。其中IC是针对全定制芯片设计应用的，IC本身仍是一套工具集。本手册主要讨论其中的全定制版图设计工具Virtuso和验证工具Diva/Dracula之使用方法。其中Diva是基于Xwindow 的方式，而Dracula是基于命令行的方式；Virtuso中提供这两者的相关接口。 采用Virtuso/ Diva/Dracula进行芯片的设计和验证大致有如下几步：准备schmematic(电路)、画layout(版图)、作版图设计规则检查（DRC）、做电路与版图的一致性检查(LVS)、导出最终版图的gds文件。 缩写术语： ERC: Electrical Rule Check DRC: Design Rule Check LVS: Layout Versus Schematic LPE: Layout Parameter Extraction PRE: Parasitic Resistor Extraction 1．使用Virtuso/Diva/Dracula之前的准备 1.1．找一台装有IC工具的服务器 Virtuso不能单独安装，所以只有在安装了IC工具的计算机上才能使用。 [例]机房的10台服务器(IP:219.223.169.111到219.223.169.120)都能使用Virtuso/Diva/Dracula. 1.2．连接到这台计算机上 除非是在自己的计算机上安装有IC工具，否则您必须保证能够从您的计算机远程登录到装有IC的服务器上。 [例]以登录服务器IC来说明远程登录方法： a．向管理员申请用户（每个人都已经有了一个用户） b．下载远程登录软件Exceed， 在本地计算机上安装； 安装完毕之后进行远程登录配置： 在开始菜单→程序→Hummingbird.Exceed.v7.1.Multilanguage→Exceed→Client Wizard设定xterm，Host:219.223.169.111，Host type: Linux（下拉菜单选择），其余next即可。c．完成登录。 采用其它方式比如vnc、xWin、SSH Secure Shell Client等远程终端方法登录。 『注意』使用不同的远程登陆软件连接服务器；不同的服务器所需的软件设置均有所不同，配置细节请咨询曾经使用过该登陆软件的师兄师姐或同学。
Cadence原理图绘制流程
第一章设计流程 传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。 细化并调整以上原理图设计阶段的流 程，并结合我们的实际情况，原理图设计 阶段应该包括如下几个过程： 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
Proteus常用元件清单 详细非常实用
Proteus常用元器件中英文对照表 AND 与门 ANTENNA 天线 BA TTERY 直流电源 BUFFER 缓冲器 BUZZER 蜂鸣器 CAP 电容 CAPACITOR 电容 CRYSTAL 晶体整荡器 DIODE 二极管 FUSE 熔断器 INDUCTOR 电感 LAMP 灯泡 LED 发光二极管 METER 仪表 MICROPHONE 麦克风 MOTOR 电机 NAND 与非门 NOR 或非门 NOT 非门 NPN NPN三极管 OPAMP 运放 OR 或门 PNP 三极管 POT 滑线变阻器 RESPACK 排阻 SCR 晶闸管 SOCKET 插座 SPEAKER 扬声器 SW- 开关类 TRIAC 三端双向可控硅 TRIODE 三极真空管 V ARISTOR 变阻器 7407 驱动门 1N914 二极管 74Ls00 与非门 74LS04 非门
74LS08 与门 74LS390 TTL 双十进制计数器 7SEG 4针BCD-LED 输出从0-9 对应于4根线的BCD码 7SEG 3-8译码器电路BCD-7SEG转换电路 ALTERNATOR 交流发电机 BA TTERY 电池/电池组 BUS 总线 CLOCK 时钟信号源 CRYSTAL 晶振 GROUND 地 LED-RED 红色发光二极管 LM016L 2行16列液晶可显示2行16列英文字符，有8位数据总线D0-D7，RS，R/W，EN三个控制端口（共14线），工作电压为5V。没背光，和常用的1602B功能和引脚一样（除了调背光的二个线脚） LOGICPROBE 逻辑探针 LOGICSTATE 逻辑状态用鼠标点击,可改变该方框连接位置的逻辑状态LOGICTOGGLE 逻辑触发 POT-LIN 三引线可变电阻器 POWER 电源 RES 电阻 RESISTOR 电阻器 VOLTMETER 伏特计 Electromechanical 电机 Inductors 变压器 CSOURCE DC Current Source恒流源 Proteus元件总目录中英文对照表及说明
cadence工具介绍
标签：cadence工具介绍 cadence工具介绍 主要是cadence的常用工具： （一）System & Logic Design & Verification 1、SPW：系统仿真工具，与matlab相似，但是比其专业，用于系统建模，常用于通信系统2、Incisive： 就是大家最常用的nc_verilog, nc_sim, nc_lauch，以及ABV,TBV的集合，仿真和验证功能很强大 （二）Synthesis & Place & Route 1、BuildGates：与DC同期推出的综合工具，但是在国内基本上没有什么市场，偶尔有几家公司用2、RTL Complil er：继BuildGates之后的一个综合工具，号称时序，面积和功耗都优于DC，但是仍然无法取代人们耳熟能详的DC 3、Silicon Ensemble & PKS: 硅谷早期做物理设计的工程师，几乎都用它。是第一个布局布线工具4、First Encount er & SoC Encounter: 继SE以后的很好的P&R工具，但是盗版太少，所以也只有大公司能用且都用，但是目前astro在国内有赶超之意5、Cetlic ：噪声分析工具，权威6、Fire&Ice: 分布参数提取工具，国内很多人用synopsys的StarRC 7、VoltageStrom：静态功耗和动态功耗分析的很不错的工具，与s 的Power Complier相同。8、SingnalStrom：时序分析工具，唯一一个能建库的工具9、nanoroute : 很强大的布线器喔，但是不是一般人能用的到的。我也是在cadence实习的时候爽过的，比astro快十倍不止。 （三）custom IC Design 1、Virtoso：版图编辑工具，没有人不知道吧，太常用了，现在还有一个公司的laker 2、diva, dracula, assura: 物理验证工具，用的比较普遍，但是calibre是标准，很多公司都是用其中的一个和calibre同时验证，我好可怜，现在只能用herculus （四）数模混合信号设计这部分太多了，但是一个ADE的环境基本上都能包括，不细说了，打字都打累了（五）PCB A llego最为典型了，很多大公司都用的。 系统分类: 软件开发 | 用户分类: IC设计 | 来源: 原创 | 【推荐给朋 友】 | 【添加到收藏夹】 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。包括： A、Concept HDL原理图设计输入工具, 有for NT和for Unix的产品。
Cadence 原理图库设计
Cadence原理图库设计 一.工具及库文件目录结构 Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为： Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性，用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库，但通过以下几个步骤来创建元件库则更直观可靠一些。 二.定义逻辑管脚 在打开或新建的Project Manager中，如图示，打开Part Developer。 然后出现如下画面， 点击Create New,下图新菜单中提示大家选择库路径，新建库元件名称及器件类型。
点击ok后，Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。 标量管脚在符号中有确定位置，便于检查信号与管脚的对应，但矢量管脚却可使原理图更简洁，适用于多位 总线管脚。 点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式（A1; 1A; 1A1）进行选择,一但选定，编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。 管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。 按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效，点击ADD即可加入新的管脚。 (注：不论是标量或矢量管脚，均可采用集体输入，如在Pin Names栏可输入A1-A8, 1C-16C)
于博士Cadence视频教程原理图设计pdf
Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲：OrCAD Capture CIS原理图创建 第16讲 - 第26讲：Cadence Allegro PCB创建封装 第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲：Cadence Allegro PCB设置布线规则 第47讲 - 第56讲：Cadence Allegro PCB布线 第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍，学习方法，了解CADENCE软件 1．要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2．教程内容
3．软件介绍 Design Entry CIS：板级原理图工具 Design Entry HDL：设计芯片的原理图工具，板级设计不用 Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具 PCB Librarian：Cadence 的PCB封装制作工具 PCB Router：Cadence 的自动布线器 PCB SI：Cadence 的PCB信号完整性信号仿真的工具 SigXplorer：Cadence 的PCB信号完整性信号仿真的工具 4．软件列表
5．开始学习Design Entry CIS 启动：Start/Cadence SPB 16.2/Design Entry CIS 启动后，显示下图： 里面有很多选项，应该是对应不同的License 本教程使用：OrCAD Capture CIS 我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开 6．选择OrCAD Capture CIS，启动后显示下图
电赛元件清单及题目
2001年全国大学生电子设计竞赛 一、基本仪器清单 20MHz普通示波器（双踪，外触发输入，有X轴输入）； 60MHz双踪数字示波器； 1Hz~200kHz低频信号发生器； 普通函数信号发生器； 50MHz~150MHz调频/调幅高频信号发生器； 低频毫伏表； 高频毫伏表； 普通频率计； 通用计数器（可选）； 失真度仪（可选）； 位数字万用表； 秒表； 单片机开发系统及EDA开发系统。 二、主要元器件清单
单片机最小系统板（不含A/D、D/A等芯片）； 可编程逻辑器件系统板（不含A/D、D/A等芯片）； 手写输入板； 普通A/D、D/A，采样速率大于1MHz的8位A/D变换器； 运算放大器，电压比较器； 常用逻辑电路、可编程器件，常用阻、容元器件，电位器及晶体管；反射式光电检测器； 电动玩具车（外形尺寸：长≤35cm；宽≤15cm）。 三、题目 A、波形发生器 B、简易数字存储示波器 C、自动往返电动小汽车 D、高效率音频功率放大器 E、数据采集与传输系统 F、调频收音机
2003全国大学生电子设计竞赛 一、基本仪器清单 20MHz普通示波器（双通道，外触发输入，有X轴输入，可选带Z轴输入）60MHz双通道数字示波器 低频信号发生器（1Hz~200kHz） 信号发生器（1kHz~15MHz） 高频信号发生器（1MHz~35MHz） 频率特性测量仪（可选） 数字相位计（可选） 低频毫伏表 高频毫伏表 普通频率计 3位半数字万用表 电感、电容测试仪（或Q表） 秒表 单片机开发系统及EDA开发系统
二、主要元器件清单 单片机最小系统板（仅含单片机芯片、键盘与显示装置、存储器） 可编程逻辑器件下载板（仅含可编程芯片、下载电路、配置存储器）A/D、D/A变换器 运算放大器、电压比较器 可编程逻辑器件 显示器件 电动玩具车（外形尺寸：长≤35cm；宽≤15cm） 小型电动机 开关二极管 高频变容二极管 小型继电器 模拟开关 高频磁芯 传感器（光电传感器、超声传感器、金属探测传感器、红外传感器等）三、题目
Cadenceallegro菜单解释
Cadence allegro菜单解释——file 已有 320 次阅读2009-8-16 19:17|个人分类:|关键词:Cadence allegro file 菜单解释 每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件不同的菜单。 new 新建PCB文件，点new菜单进入对话框后，drawing type里面包含有9个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选package symbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。 open 打开你所要设计的 PCB文件，或者封装库文件。 recent designs 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 save as 另存为，重命名。 import import 菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic 导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。 artwork 导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream 很少用，略。 DXF 导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF后，在弹出的对话框选择，在DXF file里选择你要导入的DXF的路径，DXF units 选择MM，然后勾选use default text table和incremental addition，其他默认即可。再点edit/view layers弹出对话框，勾选select all，DXF layer filter 选择all，即为导入所有层的信息，然后在下面的class里选择board geometry，subclass选择assembly_notes，因为一般导入结构要素图都是导入这一层，然后点ok，进入了点import/DXF后弹出的对话框，然后点import即可将结构要素图导入。 IDF IFF Router PCAD 这四个命令也很少用，略。 PADS 一般建库的时候导入焊盘。 sub-drawing 命令功能非常强大，也是我们在PCB设计中经常用的命令，如果能够非常合理的应用sub-drawing命令会提高我们设计PCB的效率。
常用元器件参考清单
需要购买的参考器件 常备器件 名称 数量 参考价格(元) 备注 调温电烙铁 1 40—50 焊锡丝 1 30—50 价格因质量而定，一般40左右万用板 大板5小板5 大板5-6小板3-4 价格因质量而定，一般5块左右排针 20排
电阻 每样至少50个 常用电阻从100Ω到100MΩ不等电位器(蓝色) 每样至少10个 型号102，103，104，105 瓷片电容 104整包购买 30P 20个 最小系统板上需要30P 电解电容 50V10uf 100个 50V100uf 100个 50V3300uf 10个 3300和10多用于直流电源的制作杜邦线 一排40根 3排
杜邦钱多买点也无妨，以后会用到很多直流线性、稳压电源制作需要器件 名称 数量 价格 备注 整流二极管或者整流桥 整流二极管50个 整流桥50个 二者均用于交流电到直流电的整流 区别在于整流桥是二极管的集成块 电解电容 50V3300uf 10个 50V10uf 50个 25V1uf 5个 用于整流后滤波 瓷片电容 104 整包购买 配合电解电容达到更好的滤波效果
103电位器 10 三端可调正电压LM317 6 三端可调负电压LM337 4 输出正5V稳压器7805 4 输出负5V稳压器7905 4 输出正12V稳压器7812 4 输出负12V稳压器7912
输出正15V稳压器7815 4 输出负15V稳压器7915 4 51最小系统制作所需器件名称 数量 参考单价价格（元） 备注 STC89C52单片机 2 5 核心控制芯片 排阻 4
9脚8位排阻 紧锁座 2 5 绿色40脚，方便取单片机12MHz晶振 2 2 30PF瓷片电容 10 0.2 接晶振电路 10UF电解电容 10 0.2 接复位电路。长脚正，短脚负47K欧姆电阻 10
cadence软件介绍
1．Allegro PCB Design CIS Allegro PCB Design CIS Allegro Designer Entry CIS集成强大的原理图设计功能，其特点主要是具有快捷的元件信息管理系统（CIS），并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息，维护元件数据的时间，从而可以提高生产率。无论是设计全新的模拟，数字，或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，Allegro Designer Entry CIS 提供电路设计从构思到生产所需的一切。 Allegro Designer Entry CIS是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。 优点 1、提供快捷，直观的，具备完备功能的原理图编辑工具 2、通过层次式和变体（基于同一原理图，不同机型导出）设计提高复杂原理图的设计效率 3、具备强大功能的CIS，帮助加速设计进程，降低项目成本 4、原理图提供的自动缩放/搜索/导航功能，结合Allegro PCB Editor之间的交互探测和交互摆放，和集成的 AMS-Simulatuor帮助提供设计的可生产性 5、减少重复搜寻元件信息的时间，接收来自MRP，ERP和PLM的数据和支持关系型数据库使智能选择元件成为可能 6、通过直接访问ActiveParts和ActiveParts门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应商元件数据更大的便利，ActiveParts提供了超过200万份的元器件数据 7、通过FPGA输出/输入双向数据流程自动整合可编程门阵列(FPGA)和可编程逻辑器件(PLD)，从而缩短设计时间 功能特色 全功能原理图编辑器 Allegro Designer Entry CIS，带有拼接式和层次式的原理图页面编辑器，它具有快捷、直观的原理图编辑的特点。原理图页面编辑器整合了标准的Windows用户界面，这些功能和特性是为工程师完成设计任务和发布设计设计数据而特别定制的。 1、在一个会话窗中可以查看和编辑多个项目 2、通过互联网访问最新元器件 3、对“What-if”场景使用状态标签 4、在设计中引入了高效率的电子表格式的属性编辑或者是在原理图编辑器中编辑属性和打印定义好的属性
cadence原理图设计规范
原理图设计规范 理念: 设计好一份规范的原理图对设计好PCB/跟机/做客户资料具有指导性意义,是做好一款产品的基础。 一、标准图框图幅 根据实际需要，我公司常用图幅为A2、A3、A4，并有标准格式的图框。其中每一图幅可根据方向分为Landscape（纵向）及Portrait（横向）。在选用图纸时，应能准确清晰的表达区域电路的完整功能。 二、电路布局 原理图的作用是表示电路连接关系，因此需要注意电路结构的易读性。一般可将电路按照功能划分成几个部分，并按照信号流程将各部分合理布局。连线时，需注意避免线条的不必要交叉，以免难于辨识。具体要求如下： 1. 各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些 地方又很松, PCB 设计同等道理. 2. 尽量将各功能部分模块化(如功放,RADIO, E.VOL, SUB-WOOFER 等),以便于同 类机型资源共享, 各功能模块界线需清晰. 3. 接插口(如电源/喇叭插座, AUX IN, RCA OUTPUT, KB/CD SERVO 接口等)尽 量分布在图纸的四周围, 示意出实际接口外形及每一接脚的功能. 4. 可调元件(如电位器), 切换开关等对应的功能需标识清楚. 5. 滤波器件(如高/低频滤波电容,电感)需置于作用部位的就近处. 6. 重要的控制或信号线需标明流向及用文字标明功能. 7. CPU 为整机的控制中心, 接口线最多. 故CPU周边需留多一些空间进行布线 及相关标注,而不致于显得过分拥挤. 8. CPU 的设置管脚(如AREA1/AREA2, CLOCK1/CLOCK2等)需于旁边做一表格进 行对应设置的说明. 9. 重要器件(如接插座,IC, TUNER 等)外框用粗体线(统一 0.5mm). 10. 元件标号照公司要求按功能块进行标识. 11. 元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐 压的滤波电容需标明耐压值. 12. 每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人 名/审核人名, 日期, 版本号.
元器件清单
300.00一体机显示屏（无触摸） 液晶屏 50510.001000uF/50V 电解电容 504200.003515简版接口板 接口板 503600.003515简版电源板 电源板 5021000.003515简版主板 主板 50110.00光电开关 开关 50010.006.0CA TVS 499450.003515-通用 显示屏主板 498450.003515-J 显示屏主板 497450.003515-2 显示屏主板 496450.003512 显示屏主板 49550.00模块转接板 模块转接板 494150.00675050 集成电路 49310.00方向键 按键配件 49210.00报站键 按键配件 49110.006-0 按键配件 49010.001-5 按键配件 48960.00BD 天线 天线 48860.00单GPS 天线 天线 48720.003515电子锁 锁 48630.003512电子锁 锁 48510.001.5KE56CA TVS 48410.005KP36CA TVS 48310.005KP30CA TVS 48210.00P0080A TVS 48150.00UPS 外壳 外壳 48080.00视频延长线20米+ 视频线 47920.00视频转接线半米以内 视频线 47815.00单端母头线半米以内 视频线 47715.00单端公头线半米以内 视频线 47650.00视频延长线3~20米 视频线 47510.001.5SMC15CA TVS 47410.001482 集成电路 47320.00SP3075 集成电路 47210.006739 集成电路 471550.001T 硬盘 470240.00北斗BU-1216 卫星定位模块 469240.00北斗M8N-0-01 卫星定位模块 468240.00北斗BD-86 卫星定位模块 467240.0096u7 卫星定位模块 46610.0027M 晶振 465 10.0010UF/25V 贴片钽电容 464 1.003904 三极管 463 1.003906 三极管 462
Cadence软件介绍
Cadence软件介绍 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。包括： A、Concept HDL原理图设计输入工具, 有for NT和for Unix的产品。 B、Check Plus HDL原理图设计规则检查工具。（NT & Unix） D、Allegro Expert专家级PCB版图编辑工具（NT & Unix) E、SPECTRA Expert AutoRouter 专家级pcb自动布线工具 F、SigNoise信噪分析工具 G、EMControl 电磁兼容性检查工具 H、Synplify FPGA / CPLD综合工具 I、HDL Analyst HDL分析器 J、Advanced Package Designer先进的MCM封装设计工具 2、Alta系统级无线设计 这部分包括： A、SPW (Cierto Signal Processing Work System)信号处理系统。 可以说，spw包括了matlab的很多功能，连demo都有点象。它是面向
电子系统的模块化设计、仿真和实现的环境。它的通常的应用领域包括无线和有线载波通信、多媒体和网络设备。在进行算法设计、滤波器设计、c Code生成、软/硬件结构联合设计和硬件综合的理想环境。 它里面非常有意思的就是信号计算器。 B、HDS (Hardware Design System)硬件系统设计系统 它现在是SPW的集成组件之一。包括仿真、库和分析扩展部分。可以进行spw的定点分析行为级和rtl级的代码生成。 C、Mutimedia多媒体（Multimedia Design Kit) 它可以进行多媒体应用的设计，包括电视会议系统、数字电视等等以及任何种类的图象处理系统的设计。 D、无线技术Wireless（IS-136 Verification Environment) 无线电技术标准系统级验证工具，可以在系统级的抽象层上生成、开发和改进遵守IS-54/136 标准的信号处理算法。在完成硬件结构设计后，就可以使用hds直接生成可综合的hdl描述和相应的标准检测程序（testbench）。 E、IS-95无线标准系统级验证 同上。 F、BONeS网络协议分析和验证的设计工具。 它是一套软件系统，专门用来做多媒体网络结构和协议的设计的。可以用来快速的生成和分析结构单元之间的信息流的抽象模型，并建立一个完整的无线网络的运作模型。例如，用户可以改进atm转换器的算法，并建立其基于微处理器包括高速缓存和内存和总线、通信处理方法的应用模型。 G、VCC 虚拟协同设计工具包 它是用来进行基于可重用的ip核的系统级设计环境。 3、逻辑设计与验证（LDV） LDV包括的模块有：
Cadence原理图设计简介
原理图设计简介 本文简要介绍了原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 所用的文件库 信息。 Design directory 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图： cadence 将会以你所填入的project name 如：myproject 给project file 和design library 分别命
名为myproject.cpm和myproject.lib 点击下一步 Available Library：列出所有可选择的库。包括cadence自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。 其中：libcdma 目录为IS95项目所用的器件库。 libcdma1目录为IS95项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下， 即：D：\libcdma , D：\libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击Setup 点击Edit 编辑cds.lib文件。添入以下语句: define libcdma d:\libcdma define libcdma1 d:\libcdma1 则库libcdma , libcdma1被加入Availiable Library 项内。如下图：
电子元器件清单
心电数据采集板元器件清单 1.心电信号调理电路： 1）电阻 电阻阻值数量配件图号 10K 3 R3,R16,R17 1M 1 R4 24K 2 R5，R6， 8.2K 1 RG 510K 1 R7 1K 1 R8 45K 2 R10，R11 24K 1 R12 20K 6 R14，R15，R18，R19，R20，R21 100K（变阻器） 2 R9，R13 2）电容 1u 2 C1，C7 0.1u 6 C22，C23，C24，C25,C26，C27 10u(电解电容） 1 C2 0.068u 4 C3，C5，C4，C42 3)芯片 TL084 2 U2,U3 AD620 1 U1
4)插针 T1，T2，T3，T4，T5，T6，T7，T8,T9，T10，T11，T12 2.A/D转换电路部分 1）电阻 10K 3 R22，R30，R31 100 1 R32 2k 2 R28，R29 1k 4 R24，R25，R26，R27 10K变阻器 1 R23 2)电容器 0.1u 11 C7，C29，C11，C12，C13，C14，C15,C8，C16，C18，C28 22u（电解电容） 1 C21 22p 2 C9，C10 1000u(电解电容） 1 C17 220u(电解电容） 1 C19 1u 1 C20 晶振22.1184Hz 1 X1 3）二极管 IN4001 1 发光二极管L2,L3，L5 3 4）三极管
7805 1 BG8550 1 蜂鸣器BP 5）芯片 STC89C52 1 TLC1549CP 1 MAX232EPE 1 74LS14芯片 1 ICL7660 1 6）开关 SW 1
CADENCE 培训(原理图设计一)
CONCEPT-HDL原理图设计 一．创建新项目 1．用Project Manager建立Project *注意：在这里最好新建一个自己的设计目录并将所用库拷到本目录下，如果用默认的目录和库，很容易将目录结构搞乱。记住一定要编辑cds.lib文件 在Project Manager工具栏中选择File->New，将出现一个建立Project的对话框，按着提示新建了一个cpm文件并建立起了一个Lib:Cell:View:File结构的目录层次。其中Lib、Cell和View分别表示一组目录。在实际使用中发现，认识并理解这个结构，对学习这套工具的使用很有帮助。下图显示了一个典型的Lib:Cell:View目录结构： 由上图可以看出Lib目录是一个库目录，该目录下包含了所有的Cells。每个Cell目录下存放了一个设计（这里的设计是指PCB或芯片的设计，因此PCB中使用的芯片也被认为是一个设计而存在Cell目录下）的所有数据。这些数据又被分类归入各个VIEW。比如，UAS项目中交换板的Cell目录是SPB，在SPB下有schematic,symbol,package和physical等view目录。每个View目录下包含了一个设计的某一方面的数据。比如，原理图数据都被存放在sch_n VIEW(n表示原理图的版本号)。而Layout数据则被放physical下。
Cadence-原理图批量修改元器件属性
一、导出BOM 前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排，保证不会出错。 步骤1，选中所在的工程设计，如下图 步骤2，点击Tools→Bill of Meterials
步骤3：选中“Place each part entry on a separate line”，并且在header和Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1：打开BOM，刚打开的BOM应该是长得跟下面差不多
步骤2：将期修改一下，去掉一些不必要的几行，和不必要的列“item”和”quantity”修改后应该是这样。 步骤3：根据自己的想法，修改BOM的具体内容，注意，Reference这一列一定不能修改。
这个演示只是装简单地添加了一个叫做Mount的属性，用于表明这个器件要不要焊接 修改完成后，如下图所示： 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的： "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图
步骤2：在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的，只是这样操作比较简单