计算机组成原理复习笔记
计算机组成原理复习笔记
前件知识：
基本电路知识
与、或、非、异或、与非、或非等如下表所示：
1．计算机系统组成
计算机系统组成：计算机组成原理由硬件系统与软件系统组成。
根据冯诺.依曼的存储程序控制原理由五大部件组成：运算器、控制器、存储器、输入设备和输出设备。
软件系统：系统软件、应用软件
摩尔定律：记住价格与时间成反比。
2．计算机系统性能指标
字长（处理机字长）是指计算机处理器一次能够完成的二进制位数（16，32，64）。MIPS是指计算机处理器每秒执行百万条指令。
3．计算机系统的层次结构
计算机系统的层次结构分为五级以下图所示：
第二章 运算方法和运算器
1.原码、反码、补码、移码的计算方法 性质 原码
反码
补码 移码
正数
原码反码补码一样
移码主要用于表示浮点数中的阶码
负数
连同符号位一
起使用二进制
表示
除符号位以外其余位取反（0变1，1变0）
除符号位外其
余位取反加1（性质等于在反码基础之上加1）
零
[+0]原=00...00 [-0]原=10 (00)
[+0]反=00...00 [-0]反=11 (11)
[+0]补=[-0]补
=00 (00)
补码的真值公式：将所有位上的数按基数2n-1（n 为数所在的位置）相乘后求出和，这个和的结果就是补码的真值。计算某个数大于或小于某个值得条件。 例：[X]补=（01101）2,[Y]补=（11101）2。则X 与Y 的十进制数是多少。 X=-0×24+1×23+1×22+0×21+1×20=8+4+1=（+13）10
第5级 第4级 第3级 第2级 第1级
Y=-1×24+1×23+1×22+0×21+1×20=-8+4+1=（-1）10
2．原码、反码、补码、移码的表示范围（n 位二进制位数）
浮点数的表示范围就省略了。 3．BCD 和ASCLL 码
BCD ：俗称8421码。使用4位二进数才表现一位十进制数。（4位）
ASCLL 码：用于表示字符。（用一个字节八位来表示，只使用了七位。最前后一位始终为0）.记住特殊的字符的ASCLL 码值：
4．校验码：奇偶校验
奇偶校验（含校验码的个数） 110101 数 奇校验 奇数个1 110101 1
偶校验 偶数个1 110101 0
奇偶校验提供奇数个错误检测，无法检测偶数个错误，更无法识别错误信息的位置。
5．变形补码与溢出
判断溢出方法：
（1）双符号位两个符号位异号，用异或门实现
变形补码是判断溢出的一种检测方法。采用变形补码后，任何正数，两个符号位都是“0”，任何负数，两个符号后都是“1”。如果两个数相加后，在符号位中出现了“10”或“01”则说明溢出。参考下表判断是否溢出。
（2）单符号位最高位的进位和符号位进位异号。
结果溢出判断依据下表所示：
6．运算器
（1）运算器是中央处理器的组成部分。主要功能是完成计算机的算术运算与逻辑运算。
运算器的组成部件有：算术逻辑运算单元（ALU）、数据缓冲寄存器、通用寄存器、多路转换器和数据总线等逻辑构件。
（2）提高运算器高速性采用的措施：
●先行进位
●阵列乘除法
●流水线
（3）74181ALU（算术逻辑运算单元） :4位算术逻辑运算单元，支持16种逻辑运算、16种算术运算
组内先行进位
（4）74182CLA（先行进位发生器）先行进位部件，可以实现多组74181ALU的组间先行进位
组合形式
（5）ALU的设计：片内先行进位，片间串行进位。16位ALU和32位ALU的设计。（6）编址：字节编址与字编址
字节编址：
某计算机内存按字节编址，内存地址区域从44000H到6BFFFH，共有___(11)___K 字节。若采用16K×4bit的SRAM芯片，构成该内存区域共需___(12)___片。
算法为6BFFFH-44000H+1H=28000H=163840/1024=160K (1+F=16 逢十六进一,所以6BFFFH+1H=6C000H)
内存按字节编址,这163839应该是Byte。内存160K，8bit,采用16K×4bit的SRAM 芯片，需要160/16×8/4=20片
字编址：给出容量、字长，计算寻址范围
例：字长32位，存储容量64KB，寻址范围 64KB/32=64K*8/32=16K
按字编址的寻址范围是：0~64M。也即0000000~3FFFFFFH
计算步骤：256M字节=256*1024*1024*8位，按计算机按32位字长单字编址。
则单字的位数为32位，范围为（256*1024*1024*8位）/32位=64M。
此外若计算机按32位字长半字编址。则半字的位数为16位，范围为（256*1024*1024*8位）/16位=128M
计算机按32位字长双字编址。则双字的位数为64位，范围为（256*1024*1024*8位）/64位=32M
第三章多层次的存储器
1．存储器的层次
因为对容量大、速度快、成本低要要求，在一个存储器中要求同时兼顾这三方法是不容易的。多级存储器体系结构，即使用高速缓冲存储器、主存储器、外存储器，来解决这个矛盾。CPU 可以直接访问内存储器（主存储器和cache），而不能直接访问外存储器（磁盘和光盘）。
2．外存和内存比较
3．半导体随机读写存储器
半导体随机读写存储器分为静态随机存储器（SRAM）和动态随机存储器（DRAM）的。
4．DRAM的两种刷新方式
DRAM刷新方式：集中式刷新、分散式刷新；
集中式刷新：每隔一段时间连接刷新所有行。
分散式刷新：每隔一段时间刷新一行。
5．主存的性能指标
存储容量、存取时间、存储周期、存储器带宽。
存储容量：存储器中可以存放内容的存储单元总数。
存取时间：一次读/写的时间。
存储周期：存储器进行连续读和写操作所允许的最短时间间隔。
存储器带宽：单位时间内存取的信息量（b/s,B/s做量度）。
存取时间、存储周期、存储器带宽三个概念反映了主存的速度指标。
6．存储器扩展
存储器容量的扩充主要有字长位数扩展和字存储容量扩展。
（1）字长位数扩展
d=设计要求的存储器容量/已知芯片存储容量
例：利用1MX4位的SRAM芯片，设计一个存储容量为1MX8位的SRAM存放器。d=(1MX8)/(1MX4)=2(片)
（2）字存储容量扩展
例：利用1MX8位的DRAM芯片，设计2MX8位的DRAM存储器。
d=(2MX8)/(1MX8)=2(片)
7.地址线与数据线
一个512K×16的存储器，其地址线和数据线的条数
地址线：512K=512*1024=29*210=219，所以地址线为19。
数据线：16就是数据线。
8．只读存储器和闪速存储器
只读存储器（ROM）：掩模ROM，可编程ROM（EPROM和E2PROM）；闪速存储器：Flash存储器。
EPROM：光擦可编程的只读存储器
E2PROM：电擦可编程的只读存储器
9．提高存储器访问速度的方法：
●双端口存储: 两套相互独立的读写电路
●交叉存储：同时读写，顺序传送（流水）
●Cache：解决CPU和主存之间的速度匹配问题
10．地址映射和替换算法
11．虚拟存储器
采用虚拟存储器的主要目的是扩大存储器空间，并能进行自动管理。
常用的虚拟存储器系统由哪两级存储器组成？主存——辅存
第四章指令系统
1．指令
计算机程序：由一系统机器指令组成。
机器指令：被称为指令，由操作码字段（操作性质）与地址码字段（操作数，地址，结果等）组成。介于微指令与宏指令之间。每一条指令可以完成一个独立的算术运算或逻辑运算操作。
从操作数的物理位置来说，可将指令归结为三种类型：
寄存器—寄存器型（RR）、寄存器—存储器型（RS）、存储器—存储器型（SS）2．指令系统
3．计算机寻址方式
4．程序控制类指令的功能是？
答：程序控制指令用于程序执行流程的控制。程序控制指令又称转移指令，主要是改变程序执行的顺序。
5．汇编语言特性：硬件相关、编制难度大、执行速度快。
第5章中央处理器
1．中央处理器
中央处理器（CPU）的作用：指令控制，操作控制，数据加工。由运算器、控制器和寄存器组构成。
CPU中的主要寄存器有：程序计数器（PC）、指令寄存器（IR）、地址寄存器（AR）、
缓冲寄存器（DR），通用寄存器（R
0~R
3
）、。状态条件寄存器（PSW）。
2．操作控制器
3.指令周期
指令周期是指CPU从主存取出一条指令加上执行这条指令的时间。4．水平型微指令与垂直型微指令比较
5．并行处理技术
并行性：并发性是指两个以上的事件在同一时间间隔内发生。
一个m段流水线处理器提高的效率
计算：第一条指令m，其他指令1，若有n条指令则m+(n-1)，效率mn/[m+n-1] 若n很大，则mn/[m+n-1]约等于mn/n，即m
第六章总线系统
1．系统总线
总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传递的公
共通路。
2．总线仲裁方式
3．单总线系统
从信息流的传送效率来看，单总线系统工作效率最低。
4．同步通信比异步通信具有较高的传输频率的原因
原因：用一个公共的时钟信号（统一时序信号）进行同步
第七章外存与I/O设备
1．磁盘存储器
2．磁盘驱动器向盘片磁层记录数据时，采用的写入方式是串行的还是并行的？
答采用的是并行。
第八章输入输出系统
1．I/O控制方式
2．DMA控制器与CPU分时使用内存时，通常采用那几种方法？
答：停止CPU访问、周期挪用、DMA和CPU交替访存。
采用DMA方式传送数据时，每传送一个数据要占用一个存储周期的时间。
计算题：
1、负整数原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设
最高位为符号位，真值
为7位）。例如：-12
解题思路：
原码：先将十进制数换算成二进制表示。将其使用八位二进制进行表示，并将最高位设置为符号位，如正数是0表示，负数为1。这样表示出来的是原码。
反码：正数的反码为原码。负数为原码除符号以外其余位取反（原来为1的，反码中则为0，否则为1）。
补码：正数的补码为原码。负数为反码+1。注意溢出的判断（参考上面的解释）。移码：正数与负数的移码都为补码符号位取反之后表示。
根据上述求解过程得出：
[-12]原反补移=01110100;
2、已知X=(1100)2,Y=(-1101)2,用变形补码计算X+Y、 X-Y，并指出是否溢出。解题思路：
先把X，Y原码，补码求出。并在在补码中使用两来来表示符号位进位情况。使用两个数进行相加结果两位符号进位中出现”01”和”10”则出现溢出情况。01为正溢，10为负溢。减法中，可以把减数当成负数进行计算，则X-Y=X+（-Y）。
根据上述计算规则，结果：
[X]原=[X]补=001100；
[Y]原=11101；[Y]补=110010；[-Y]补=001101；
X+Y=[X]补+[Y]补。
001100
[X]
补
110010
+[Y]
补
---------------------------------
[X+Y]
111110
补
两个符号位出现了“11”，没有溢出。
X-Y=[X]补+[-Y]补。
[X]
补
001100
+[-Y]
补
001101
---------------------------------
[X+Y]
补
011001
两个符号位出现了“01”，表示正溢出。
3、用原码阵列乘法器计算X×Y，X为0011，Y为-1101。
解题思路：先求出[X]原、[Y]原。再求出|X|和|Y|。|X|X|Y|。[X]原=0011；
[Y]=11101，[Y]原=11101；
|X|=11；|Y|=1101；
|Y| X |X| = 1101
X 11
------------------------
1101
1101
-------------------------
100111
固[XXY]原=1 100111.
简答题：
1．一个定点补码整数[N]补=X n X n-1……X0,写出补码的真值公式。
解：[N]
补
的真值：-X n*2n-1+X n-1*2n-2+….+X0*2n-n；
例：[X]
补=011101;[Y]
补
=111101；求其补码真值；
[X]补补码值为0*25+1*24+1*23+1*22+0*21+1*20=0+16+8+4+0+1=29
[Y]
补码值为-1*25++1*24+1*23+1*22+0*21+1*20=-32+16+8+4+0+1=-3
补
2. 利用定点小数的补码真值公式，解决问题，例P62的第2题
例P62的第2题:
设[x]补=a7.a6a5….a0,其中ai取0或1，若要x>-0.5,求a0,a1,a2,…,a6的取值。
当a7=0时，无论a6~0取什么值,[x]补的真值都>-0.5;
当a7=1时，a6=1，a5~0之间至少有一个不为0.则[x]补的真值会>-0.5;
例：[x]补=1.1110000，其真值为；
[x]补=-1*20+1*2-1+1*2-2+1*-3+0*2-4+0*2-5+0*2-6+1*2-7=-1+0.5+0.25+0.125+0+0+0+0=-0.125; 3. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？
从时间上讲，取指令事件发生在“取指周期”；取数据事件发生在“执行周期”。
从空间上讲，从内存读出的指令流向控制器（指令寄存器）；从内存读出数据流流向运算器（通用寄存器）。
4. 提高存储器速度可采用哪些措施，请说出至少五种措施。
①采用高速器件②采用cache （高速缓冲存储器）③采用多体交叉存储器
④采用双端口存储器⑤加长存储器的字长
5. 请说明指令周期、机器周期、时钟周期之间的关系。
指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为
节拍脉冲或T 周期）。
6. RISC 指令系统的三个重要特点是什么？
（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。 （2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
应用题
应用题
1、8K*8位EPROM 芯片组成16K*16位的只读存储器，试问： （1） 数据寄存器多少位？ 16 （2） 地址寄存器多少位？ 14
（3） 共需要多少个EPROM 芯片？ 16K*16/（8K*8）=4 （4
解题过程 （1） 数据寄存器位数就是就是扩充后的数据位数即16K*16位中的后一个16。 （2） 即16K=214
中14。
（3） D=设计要求的存储器容量/已知芯片存储容量 （4） 图如上所示。
8K*8位EPROM 芯片组成32K*16位的只读存储器，试问？ （1） 数据寄存器多少位？ 16 （2） 地址寄存器多少位？ 15
（3） 共需要多少个EPROM 芯片？ 32K*16/（8K*8）=8 （4）画出此存储器与CPU 的连接图。
计算机组成原理第六章答案
第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）2 1 X > （2）8 1X ≥ （3） 16 1 X 41> ≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？
计算机组成原理第四章作业答案
第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
计算机组成原理第五版 白中英(详细)第4章习题参考答案
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
计算机组成原理实验
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
计算机组成原理第六章答案上课讲义
计算机组成原理第六 章答案
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)- 127/128 (4)用小数表示-1 (5)用整数表示-1 (6)- 127 (7)35 (8)-128 2. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？ 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？ 图2.35 浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。
图2.36 浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。 9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。 10. 已知[x]补=1.x1x2x3x4x5x6，求证：[x]原=+0.000001。 11. 已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.11011 y=-0.10101 (2)x=-10110 y=-00011 12. 已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。 (1)x=0.10111 y=0.11011 (2)x=11011 y=-10011 13. 已知[x]补=1.1011000，[y]补=1.0100110，用变形补码计算2[x]补 +1/2[y]补=？，同时指出结果是否发生溢出。 14. 已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.1011，y=-0.1110 (2)x=-1101，y=-1010
计算机组成原理第四章课后题参考答案教程文件
计算机组成原理第四章课后题参考答案
第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；
④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；
D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中
计算机组成原理-第7章以后作业答案
第七章指令系统 ?7-1指令，程序 指令：计算机执行某种操作的命令 程序：由有序的指令串构成，程序要解决一个具体的问题 指令系统：一台计算机能执行的全部指令的集合 指令系统的重要性：软件编程的基础，硬件设计的依据，综合考虑计算机的软硬件是计算机设计的关键因素。 ?7-2操作码 操作码用来指明该指令所要完成的操作。通常位数反映了机器的操作种类，即机器允许的指令条数，如7位→2^7=128条指令 固定长度操作码：操作码长度(占二进制位数)固定不变 硬件设计相对简单 指令译码时间开销小 指令空间利用率较低 可变长度操作码：操作码长度随指令地址数目的不同而不同(可平均缩短指令长度) 硬件设计相对复杂 指令译码时间开销较大 指令空间利用率较高 例：某机器采用固定长度指令系统，16位，包括3地址指令15条，双地址指令10条，单地址指令若干，每个地址占4位。问：该指令系统最多容纳多少个单地址指令，并设计该指令系统的操作码编码方案 析：每条指令：一个唯一操作码编码，不同类型指令具有不同标识，用扩展操作码方案 三15条，1111 双10条，6个没用6*16=96个 ? 7.3什么是指令字长、机器字长和存储字长？ ? 7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统 有8条三地址指令、16条二地址指令、100条一地址指令。 固定操作码为4位。 8条三地址指令操作码为：0000~0111（剩下1000~1111共8个扩展窗口） 16条二地址指令操作码为：1000 0000~1000 1111 （剩下1001 0000~1111 1111共112个扩展窗口）100条一地址指令操作码为：10010000 0000~10010000 1111 10010001 0000~10010001 1111 10010010 0000~10010010 1111 10010011 0000~10010011 1111 10010100 0000~10010100 1111 10010101 0000~10010101 1111 10010110 0000~10010110 0011
计算机组成原理实验
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
计算机组成原理第六章答案54731培训资料
计算机组成原理第六章答案54731
第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）21X > （2）8 1X ≥ （3） 16 1X 41>≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？ 解：若[x]补>[y]补，不一定有x>y 。 [x]补 > [y]补时 x > y 的结论只在 x > 0且y > 0，及 x<0且y<0时成立。
计算机组成原理第七章课后部分答案
7.1什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以 及与硬件结构之间存在着密切的关系？ 机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。机器指令通常由操作码和操作数两部分组成。 指令系统：计算机所能执行的全部指令的集合，它描述了计算机 内全部的控制信息和“逻辑判断”能力。 指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。 7.2什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数 据地址以及下一条将要执行的指 令地址的方法，它与硬件结构紧密相关，而且直接影响指 令格式和指令功能。 学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。 7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制 代码的总位数。指令字长取决 于从操作码的长度、操作数地址的长度和操作数地址的个 数。不同的指令的字长是不同的。 机器字长：是指计算机进行一次整数运算所能处理的二进制数据 的位数（整数运算即定点整数运算）。机器字长也就是运 算器进行定点数运算的字长，通常也是CPU内 部数据通路的宽度。即字长越长，数的表示范围也 越大，精度也越高。机器的字长也会影响机器的运算速
度。 存储字长：一个存储单元存储一串二进制代码（存储字），这串 二进制代码的位数称为存储字长，存储字长可以是8 位、 16 位、32 位等。 7.6 某指令系统字长为16位，地址码取 4 位，提出一种方案，使该指令系统有 8 条三地址指令、16 条二地址指令、100 条一地址指令。 解：三地址指令格式如下： 4 4 4 4 OP A1 A2 A3 指令操作码分配方案如下： 4 位OP 0000 ， ,, ，A1,A2,A3:8 条三地址指令 0111 ， 1000，0000， ,, ，,, ，A2 ，A3:16 条二地址指令 1000，1111， 1001，0000，0000， A3:100 条一地址指令 1001, 0110, 0011, 1001, 0110, 0100,
计算机组成原理实验完整版
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
计算机组成原理实验七
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
《计算机组成原理》第6章习题答案
第 6 章习题答案 1 ．控制器有哪几种控制方式?各有何特点? 解：控制器的控制方式可以分为3 种：同步控制方式、异步控制方式和联合控方式。同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。 异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高机器的效率，但是控制比较复杂。 联合控制方式是同步控制和异步控制相结合的方式。 2．什么是三级时序系统? 解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工脉冲。3．控制器有哪些基本功能?它可分为哪几类?分类的依据是什么? 解：控制器的基本功能有： (1) 从主存中取出一条指令，并指出下一条指令在主存中的位置。 (2) 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 (3) 指挥并控制CPU主存和输入输出设备之间的数据流动。 控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型 3 类，分类的依据在于控制器的核心一一微操作信号发生器(控制单元CU)的实现方法不同。 4 ．中央处理器有哪些功能?它由哪些基本部件所组成? 解：从程序运行的角度来看，CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯?诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。 中央处理器由运算器和控制器组成。 5 ．中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。 解：CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。 通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC指令 寄存器IR、存储器地址寄存器MAR存储器数据寄存器MDR状态标志寄存器PSWF等。 15 、什么是微命令和微操作?什么是微指令?微程序和机器指令有何关系?微程序和程序之间有何关系? 解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。 微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。 微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。 16．什么是垂直型微指令?什么是水平型微指令?它们各有什么特点? 解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能
计算机组成原理第四章单元测试题
存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H
8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位
计算机组成原理实验五
上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。
计算机组成原理课后答案第四章_庞海波
第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编
计算机组成原理第六章答案
计算机组成原理第六章 答案 文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1 (5)用整数表示-1 (6)-127 (7)35 (8)-128 2. 设[x]补=，其中x i取0或1，若要使x＞－，则x0、x1、x2、x3、x4的取值应满足什么条件 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 5. 某机浮点数字长为18位，格式如图所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数它所表示的真值是多少 图浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。 图浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数10转换成IEEE754标准的32位浮点数的二进制存储格式。
计算机组成原理实验五存储器读写实验
实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表
2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0
團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2
计算机组成原理实验实验报告
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。