半导体封装标准(精)

半导体封装标准

根据不同的用途,半导体的封装可以分为多种类型。半导体的封装标准包括JEDEC和JEITA标准,但有许多来自不同半导体制造商的封装不属于上述标准。另外,JEDEC和JEITA这两种标准的名称也并非总是被用于制造商的产品目录和数据表中,除此以外,不同制造商之间的描述系统也不统一。

本页提供关于以下半导体封装描述规则的基本信息。

?对那些明显具有相同封装的产品必须尽可能提供统一的一般性描述;如

DIL→DIP等。

?如果制造商无法使用通用的名称,或者如果封装类型是众所周知的情况,则可使用制造商的描述;如PENTAWATT等。

?作为一般性规则,必须在封装描述之后加上标有指示针脚数量的数字;如

DIP24、SOT23-5等。

注:本页中所提供的信息仅供参考。请在使用前确认制造商数据表中的所有数据。

DIP

有

它

装的两

装。尽管

(100

距

拥

15.2

SIP

它

封装的一封装。当

与

QFP

表面

装的四个

为鸥

距:

米、

米。其名称有装的缺点是

非常容易弯曲。

J形引线

种。其特征是引形。与

比,

形并且易于操作。

格栅阵列

引

一

格栅状的一种封装类型,可分

孔

和表面

BGA

“

(Small Outline

指

装的两个

种表面

于

种不同的描述。

意,即使是名称相同的

封装也可能形状。

SOT

管表面

SOT

可能使用不同的名称。TO (塑料

最初是一种晶体管封装,旨在使引

用于表面

与

的制造商也可能使用不同的名称。

除了 3 针外，还有 5 针和 7 针等多种类型。也被称为““D2PAK (DDPAK”。TO (金属壳次级分主要分类主要分类说明类次级分类说明金属外壳型封装之

一。无 TO3 表面贴装部件。引线被插接至印刷电路板。目前极少使用。 TO5 一种早期的功率晶体管封装。使用两个螺钉固定在散热片上。直径为 8 毫米且高度为 4 毫米的一种圆柱形金属封装。类似于 T039。直径为 8 毫米且高度为 4 毫米的一种圆柱形金属 TO39 封装。类似于 T05。直径为 5 毫米且高度为 2.5 毫米的一种圆柱形金 TO46 属封装。略短于 TO52。直径为 5 毫米且高度为 3.5 毫米的一种圆柱形金 TO52 属封装。略高于 TO46。直径为 8 毫米且高度为 4 毫米的一种圆柱形金属封装。8 个针脚在底部围成一圈，其中心是一个 1 TO99 毫米的突起，以便使底部高于印刷电路板。其外形类似于 TO100。

直径为 8 毫米且高度为 4 毫米的一种圆柱形金属封装。10 个针脚在底部围成一圈，其中心是一个 TO100 1 毫米的突起，以便使底部高于印刷电路板。其外形类似于 TO99。

半导体封装公司一览

目前国内大中型半导体企业一览！我国具有规模的封测厂列表半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装, 测,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,i mplant,metal,cmp,lithography,fab,fables 类型地点封测厂名外商上海市英特尔（Intel）英特尔独资外商上海市安可（AmKor）安可独资外商上海市金朋（ChipPAC）星科金朋（STATSChippac） (原为现代电子) 外商上海市新加坡联合科技（UTAC）联合科技独资外商江苏省苏州市飞利浦（Philips）飞利浦独资外商江苏省苏州市三星电子（Samsung）三星电子独资外商江苏省苏州市超微（AMD） Spansion 专做FLASH内存 (原为超微独资) 外商江苏省苏州市国家半导体（National Semiconductor）国家半导体独资外商江苏省苏州市快捷半导体（Fairchild）外商江苏省无锡市无锡开益禧半导体（KEC）韩国公司独资外商江苏省无锡市东芝半导体（Toshiba） 1994年东芝与华晶电子合资，2002年4月收购成为旗下半导体公司，原名为华芝半导体公司外商天津市摩托罗拉（Motorola） Freescale (原为摩托罗拉独资) 外商天津市通用半导体（General Semiconductor） General独资外商广东省深圳市三洋半导体（蛇口）曰本三洋独资外商广东省深圳市 ASAT ASAT LIMITED（英国）独资外商广东省东莞市清溪三清半导体三洋半导体（香港）合资上海市上海新康电子上海新泰新技术公司与美国siliconix公司合资合资上海市松下半导体（Matsushita）曰本松下、松下中国及上海仪电控股各出资59%、25%、16%成立合资上海市上海纪元微科微电子（原阿法泰克电子）泰国阿法泰克公司占51%，上海仪电控股占45%，美国微芯片公司占4%。合资江苏省苏州市曰立半导体（Hitachi）曰立集团与新加坡经济发展厅合资合资江苏省苏州市英飞凌（Infineon）英飞凌与中新苏州产业园区创业投资有限公司合资合资江苏省无锡市矽格电子矽格电子与华晶上华合资合资江苏省南通市南通富士通微电子南通华达微电子与富士通合资合资北京市三菱四通电子曰本三菱与四通集团合资合资广东省深圳市深圳赛意法电子深圳赛格高技术投资股份有限公司与意法半导体合资

半导体封装制程简介

（Die Saw）晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使芯片互相碰撞，而圆环撐住膠帶以便於搬運。圖一圖二

（Die Bond）粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶粒座上。装片完後的引线框架再由传输设备送至料盒（magazine）。装片后的成品如圖所示。引线框架装片成品胶的烧结烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。（Wire Bond）焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

半导体封装简介(精)

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

半导体封装企业名单

电子第47所成都亚红电子公司汕头华汕电子器件有限公司上海长丰智能卡公司江门市华凯科技有限公司广州半导体器件厂北京宇翔电子有限公司北京飞宇微电子有限责任公司深圳市商岳电子有限公司绍兴力响微电子有限公司上海永华电子有限公司上海松下半导体有限公司深圳深爱半导体有限公司广东粤晶高科股份有限公司江苏泰兴市晶体管厂无锡KEC半导体有限公司捷敏电子（上海）有限公司星球电子有限公司强茂电子(无锡)有限公司万立电子(无锡)有限公司江苏扬州晶来半导体集团

晶辉电子有限公司济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂北京半导体器件五厂吴江巨丰电子有限公司苏州半导体总厂有限公司快捷半导体(苏州)有限公司无锡红光微电子有限公司福建闽航电子公司电子第55所山东诸城电子封装厂武汉钧陵微电子封装外壳有限责任公司山东海阳无线电元件厂北京京东方半导体有限公司电子第44所电子第40所宁波康强电子有限公司浙江华科电子有限公司无锡市东川电子配件厂厦门永红电子公司

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？

按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作

封装材料行业基本概况

封装材料行业研究报告研究员：高鸿飞一、行业定义根据国民经济行业分类《国民经济行业分类GB/T 4754-2011》），引线框架和LED支架制造业属于为计算机、通信和其他电子设备制造业（行业代码：C39）；根据中国证监会行业分类（《上市公司行业分类指引》），引线框架和LED支架制造业属于计算机、通信和其他电子设备制造业C396。二、行业的监管体制引线框架和LED支架制造业所属的行业主管部门是国家发展改革委员会、中国环境保护部及中国工业和信息化部。国家发改委主要负责本行业发展政策的制定；中国环境保护部负责环境污染防治的监督管理，制定环境污染防治管理制度、标准和技术规范并组织实施；中国工业和信息化部负责制定我国电子元器件行业的产业规划和产业政策，对行业的发展方向进行宏观调控。引线框架和LED支架制造业的行业自律性组织是中国电子材料行业协会（以下简称“行业协会”），该协会是由从事电子材料生产、研制、开发、经营、应用、教学的单位及其他相关企、事业单位自愿结合组成的全国性的行业社会团体，为政府对电子材料行业实施行业管理提供帮助，同时也是政府部门和企业单位之间的桥梁纽带。行业协会主要在电子材料行业自律、技术培训、信息交流、国内外交流与合作等方面广泛开展工作，为行业的进步和发展起到了促进作用。行业协会下设集成电路分会、半导体分立器件分会、半导体封装分会、集成电路设计分会和半导体支撑业分会等5个分会。三、封装材料行业基本概况（1）引线框架概念及应用领域引线框架是一种用来作为芯片载体的专用材料，借助于键合丝使芯片内部电

路引出端（键合点）通过内引线实现与外引线的电气连接，形成电气回路的关键结构件。在半导体中，引线框架主要起稳固芯片、传导信号、传输热量的作用，需要在强度、弯曲、导电性、导热性、耐热性、热匹配、耐腐蚀、步进性、共面形、应力释放等方面达到较高的标准。（2）LED支架概念及应用领域 LED是“Light Emitting Diode”的缩写，中文译为“发光二极管”，是一种可以将电能转化为光能的半导体器件，不同材料的芯片可以发出红、橙、黄、绿、蓝、紫色等不同颜色的光。LED的核心是由p型半导体和n型半导体组成的芯片，而LED支架就是芯片的承载物，担负着机械保护，提高可靠性；加强散热，降低芯片结温、提高LED性能；光学控制，提高出光效率，优化光束分布；供电管理，包括交流/直流转变、电源控制等作用。（3）半导体封装材料产业链结构 ①引线框架产业链结构引线框架的上游行业主要是铜合金带加工企业和生产氰化银钾的化工企业，由于铜基材料具有导电、导热性能好，价格低以及和环氧模塑料密着性能好等优势，当前已成为主要的引线框架材料，其用量占引线框架材料的80%以上。公司引线框架产业的下游行业是集成电路和分立器件封装测试行业。一般的封装工艺流程为：划片→装片→键合→塑封→去飞边→电镀→打印→切筋和成型→外观检查→成品测试→包装出货。引线框架主要是在装片步骤中，作为切割好晶片的基板，是封装过程中所需的重要基础材料。公司引线框架产业处于产业链中游，随着电子信息技术的高速发展，对集成电路的性能要求越来越多样化，对集成电路封装测试行业的要求也越来越高。公司将会充分发挥创新优势，致力于研发多样化和高性能的引线框架。 ②LED支架产业链结构 LED支架的主要原材料为铜合金带、氰化银钾和PPA，铜合金带属于金属加工产品，氰化银钾属于化工产品，而PPA则是塑料制品，因此，公司的上游产业主要是金属加工企业、化工企业和塑料制品企业。 LED支架主要应用在电子和照明领域，主要产品有汽车信号灯、照明灯、家用电器、户外大型显示屏、仪器仪表等光电产品。LED支架主要是作为LED

半导体封装形式介绍

捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现，它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。关键词：半导体；芯片级封装；系统封装；晶片级封装中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的美称。我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw）晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以

0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond）黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold）封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form）剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于

半导体封装企业名单

半导体封装企业名单半导体封装企业名单中电科技集团公司第58研究所南通富士通微电子有限公司江苏长电科技股份有限公司江苏中电华威电子股份有限公司天水华天科技股份有限公司（749厂）铜陵三佳山田科技有限公司无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所乐山无线电股份公司上海柏斯高模具有限公司浙江华越芯装电子股份有限公司航天771所新科-金朋（上海）有限公司江苏宜兴电子器件总厂浙江东盛集成电路元件有限公司北京科化新材料科技有限公司上海华旭微电子公司电子第24所上海纪元微科电子有限公司电子第47所成都亚红电子公司汕头华汕电子器件有限公司上海长丰智能卡公司江门市华凯科技有限公司广州半导体器件厂北京宇翔电子有限公司北京飞宇微电子有限责任公司深圳市商岳电子有限公司绍兴力响微电子有限公司上海永华电子有限公司上海松下半导体有限公司深圳深爱半导体有限公司广东粤晶高科股份有限公司江苏泰兴市晶体管厂无锡KEC半导体有限公司捷敏电子（上海）有限公司星球电子有限公司强茂电子(无锡)有限公司万立电子(无锡)有限公司江苏扬州晶来半导体集团晶辉电子有限公司

济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂北京半导体器件五厂吴江巨丰电子有限公司苏州半导体总厂有限公司快捷半导体(苏州)有限公司无锡红光微电子有限公司福建闽航电子公司电子第55所山东诸城电子封装厂武汉钧陵微电子封装外壳有限责任公司山东海阳无线电元件厂北京京东方半导体有限公司电子第44所电子第40所宁波康强电子有限公司浙江华科电子有限公司无锡市东川电子配件厂厦门永红电子公司浙江华锦微电子有限公司昆明贵研铂业股份有限公司洛阳铜加工集团有限责任公司无锡市化工研究设计院河南新乡华丹电子有限责任公司安徽精通科技有限公司无锡华晶利达电子有限公司电子第43所中国电子科技集团2所长沙韶光微电子总公司上海新阳电子化学有限公司无锡华友微电子有限公司均强机械(苏州)有限公司东和半导体设备（上海）有限公司复旦大学高分子科学系清华大学材料科学与工程研究院哈尔滨工业大学微电子中心清华大学微电子所电子技术标准化所（4所）信息产业部电子5所中科院电子研究所先进晶园集成电路（上海）有限公司东辉电子工业（深圳）有限公司

半导体封装过程wire bond 中 wire loop 的研究及其优化

南京师范大学电气与自动化科学学院毕业设计（论文）半导体封装过程wire bond中wire loop的研究及其优化专业机电一体化班级学号22010439 学生姓名刘晶炎单位指导教师储焱学校指导教师张朝晖评阅教师 2005年5月30日

摘要在半导体封装过程中，IC芯片与外部电路的连接一段使用金线（金线的直径非常小0.8--2.0 mils）来完成，金线wire bond过程中可以通过控制不同的参数来形成不同的loop形状，除了金线自身的物理强度特性外，不同的loop形状对外力的抵抗能力有差异，而对于wire bond来说，我们希望有一种或几种loop形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高mold过后的良品率，即有效地抑制wire sweeping, wire open.以及由wire sweeping引起的bond short.因此，我们提出对wire loop的形状进行研究，以期得到一个能够提高wire抗外力能力的途径。对于wire loop形状的研究，可以解决：（1）金线neck broken的改善。（2）BPT数值的升高。（3）抗mold过程中EMC的冲击力加强。（4）搬运过程中抗冲击力的加强。关键词：半导体封装，金线，引线焊接,线型。

Abstract During the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, it’s about 0.8mil~2mil.) And during the Au wire bonding, we can get different loop types from control the different parameters. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good device ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping. Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve the problem about: (1)Improve the neck broken of Au wire. (2)Heighten the BST data. (3)Enhance the resist force to EMC during the molding process. (4)Decrease the possibility of device broken when it be moved. Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.

半导体封装技术大全

半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E

中国半导体封装测试工厂

中国半导体封装测试工厂上海华旭微电子有限公司上海芯哲微电子科技有限公司沈阳中光电子有限公司超威半导体公司葵和精密(上海) 新义半导体快捷半导体安靠封测(上海) 东莞乐依文半导体有限公司日月光(威海) 日月光(上海)威宇半导体日月芯嘉盛半导体罗姆电子(天津)有限公司长风尼西成都亚光电子股份有限公司宏茂微电子上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体晶诚（郑州）科技有限公司银河微电子捷敏电子捷敏电子(合肥）通用半导体通用半导体(西安爱尔) 超丰勤益电子(上海) 广州半导体器件桂林斯壮半导体无锡华润华晶微电子合肥合晶华越芯装电子苏州奇梦达公司英飞凌科技（无锡）有限公司江苏长电科技股份有限公司吉林市华星电子有限公司凯虹电子开益禧半导体京隆科技震坤乐山菲尼克斯(ON Semi) 菱生骊山微电子绍兴力响微电子绍兴力响微电子有限公司美光半导体巨丰电子上海纪元微科美国芯源系统南方电子南通富士通微电子股份有限公司美国国家半导体有限公司华微凤凰半导体飞利浦清溪三清半导体瑞萨半导体威讯联合三星电子(半导体) 晟碟半导体三洋半导体三洋上海旭福电子永华电子汕头华汕电子深爱半导体矽格电子中芯国际中芯国际中芯国际中芯国际飞索半导体深圳赛意法电子天水华天微电子东芝半导体芯宇优特半导体（上海）新康电子/威旭晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司无锡红光微电子

厦门华联电子有限公司扬州晶来半导体有限公司矽德半导体扬州市邗江九星电子有限公司广东粤晶高科中星华电子瑞特克斯（成都）电子潮州市创佳微电子有限公司恒诺微电子(嘉兴)有限公司恒诺微电子上海英特尔产品成都英特尔产品上海上海松下半导体苏州松下半导体矽品日立半导体（苏州）有限公司江门市华凯科技有限公司江阴长电先进封装有限公司阳信长威电子有限公司长威电子星科金朋浙江金凯微电子长沙韶光微电子深圳世纪晶源科技有限公司国内的十大封装测试企业（这是05年的排名了）： 1.飞思卡尔(Freescale)(天津) 2.RF(MicroDevices)(北京) 3.深圳赛意法(Sig-STMicro) 4.Intel(上海) 5.上海松下(Matsushita)半导体 6.南通富士通(Fujitsu)微电子 7.苏州英飞凌(Infineon) 8.北京瑞萨(Renesas)半导体 9.江苏长电科技 10.乐山菲尼克斯(Phenix)半导体

半导体封装前沿技术

最新封装技术与发展芯片制作流程封装大致经过了如下发展进程：结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料；引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点；装配方式：通孔插装－>表面组装－>直接安装封装技术各种类型一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。

二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。）用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶

封装标准JEDEC标准

半导体封装根据不同的用途，半导体的封装可以分为多种类型。半导体的封装标准包括 JEDEC 和JEITA 标准，但有许多来自不同半导体制造商的封装不属于上述标准。另外，JEDEC 和JEITA 这两种标准的名称也并非总是被用于制造商的产品目录和数据表中，除此以外，不同制造商之间的描述系统也不统一。本页提供关于以下半导体封装描述规则的基本信息。 ? 对那些明显具有相同封装的产品必须尽可能提供统一的一般性描述；如DIL →DIP 等。 ? 如果制造商无法使用通用的名称，或者如果封装类型是众所周知的情况，则可使用制造商的描述；如PENTAWATT 等。 ? 作为一般性规则，必须在封装描述之后加上标有指示针脚数量的数字；如DIP24、SOT23-5等。注：本页中所提供的信息仅供参考。请在使用前确认制造商数据表中的所有数据。 DIP 主要分类主要分类说明次级分类次级分类说明有时也称为“DIL”，但在本网站上，它们被统称为“DIP”，是指引脚从封装的两侧引出的一种通孔贴装型封装。尽管针脚间距通常为2.54毫米 (100密耳)，但也有些封装的针脚间距为1.778毫米 (70密耳)。 DIP 拥有6-64个针脚，封装宽度通常为15.2毫米(600密耳)、10.16毫米(400密耳)、或7.62毫米(300密耳)，但请注意，即使针脚数量相同，封装的长度也会不一样。 DIP(双列直插式封装) 塑料DIP 封装。有时也称为“PDIP”，但在本网站上它们被统称为“DIP”。 CDIP(陶瓷DIP) 陶瓷DIP 封装。有时也称为“CERDIP”，但在本网站上它们被统称为“CDIP”。 WDIP(窗口DIP) 一种带有消除紫外线的透明窗口的DIP 封装，通常是一种使用玻璃密封的陶瓷封装。不同制造商的描述可能会有所不同，但ST （ST Microelectronics ）公司称之为“FDIP”。在本网站上，它们被统称为“WDIP”。功率DIP 能够通过引脚散除IC 所产生的热量的一种 DIP 封装类型。大多数此类封装都使用统称为接地端子的引脚沿中心围成一圈。 SIP 主要分类主要分类说明次级分类次级分类说明有时也称为“SIL”，但在本网站上它们被统称为“SIP”，是指引脚从封装的一侧引出的一种通孔SIP(单列直插式封拥有2-23个针脚，具有多种不同的形状和针脚间距。请注意，其中有许多具有采用散热结构的特殊形状。

中国大陆半导体封装测试产业资讯与分析

中国大陆半导体封装测试产业资讯与分析国内半导体封装测试企业分布中国大陆半导体产业主要分布于长江三角洲地区、京津环渤海湾地区、珠江三角洲地区。中国大陆108家封装测试企事业单位则主要集中在长江三角洲。该地区有封装测试企业 86家，占全国的79.6%，其次集中在京津环渤海湾地区、珠江三角洲地区，西部地区(主要在西安)成都和重庆地区)则最少。（一）长江三角洲地区封装测试业概况以上海、江苏、浙江为主的长江三角洲地区，目前形成了开发、设计、芯片制造及支持和服务在内的完整IC产业体系。除了 908 、 909 等中国大陆国家级计画之外，在国务院18号文件颁布后，英特尔等大批国际知名企业更在此投资封装测试厂。预料在群聚效应下，未来此一地区在中国大陆半导体的发展上将具备举足轻重的地位。 1.上海根据上海集成电路协会（SICA）的统计，自2000年6月以来，上海引进的集成电路产业投资额已达60亿美元。在封装测试产业中，世界级的chipPAD、Amkor、日月光等厂商选择在上海落脚，而英特尔、泰隆等新进厂商亦选择上海为前进中国大陆设厂的桥头堡。值得注意的是，2003年年初chipPAD和Amkor分别与中芯国际、宏力半导体结盟，上下游厂商间亦开始产生互动。 2. 江苏江苏省10余家封装测试企业每年封装集成电路达十五亿颗。主要有一个股份制企业（江苏长电科技公司）、二个国企（无锡华润集成电路封装总厂、电子58所）、一个中外合资企业（南通富士通公司），苏州工业园三星电子、超微半导体、日立半导体、哈理斯公司和无锡东芝半导体等五家外资独资公司；此外还有台资企业吴江瀚霖、巨丰电子等。尚在兴建的工厂则有飞利浦半导体苏州有限公司、美国国家半导体苏州公司。 3.浙江浙江封装测试企业包括有华越微电子有限公司，宁波明昕电子公司，绍兴力响微电子公司等。（二）京津环渤海湾地区京津环渤海湾地区的主要封装测试厂商包括：首钢NEC、北京三菱四通微电子公司、Motorola天津半导体有限公司等。（三）珠江三角洲地区珠江三角洲地区在集成电路封装测试方面，规模较大的集成电路后封装企业有赛意法微电子有限公司、深爱半导体公司、三洋半导体有限公司等。（四）西部地区随着中国大陆西部大开发战略的实施。以西安、成都、重庆为主的西部封装测试企业包括：乐山菲尼克斯半导体公司，天水华天微电子有限公司等。中国半导体封装测试业发展分析中国大陆半导体产业发展已有40余年，尽管拥有许多基础科学的人才，然而在产业体系发展不完整的情况下，一直是半导体产品主要的进口国。尤其在吸引全