详细解析芯片、半导体和集成电路的区别

作为半导体人、电子元器件销售或采购，你真的知道什么是芯片、半导体和集成电路吗？知道它们之间的关系与区别吗？

一、什么是芯片

芯片，又称微电路（microcircuit）、微芯片（microchip）、集成电路（integrated circuit，IC），是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。

芯片（chip）就是半导体元件产品的统称，是集成电路（IC，integrated circuit）的载体，由晶圆分割而成。

硅片是一块很小的硅，内含集成电路，它是计算机或者其他电子设备的一部分。

二、什么是半导体

半导体（semiconductor），指常温下导电性能介于导体（conductor）与绝缘体（insulator）之间的材料。如二极管就是采用半导体制作的器件。半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。

无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。今日大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。

物质存在的形式多种多样，固体、液体、气体、等离子体等。我们通常把导电性差的材料，如煤、人工晶体、琥珀、陶瓷等称为绝缘体。而把导电性比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。

三、什么是集成电路

集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠

半导体集成电路课程教学大纲(精)

《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication 课程类别：专业必修课总学时：32 学分：2 适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。二、教学基本要求： 1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。 2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。 3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。 4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。 5、掌握溅射、蒸发原理，了解系统组成，形貌及台阶覆盖问题的解决。 6、掌握硅化学汽相淀积（CVD）基本化学过程及动力学原理，了解各种不同材料、不同模式CVD方法系统原理及构造。 7、掌握外延生长的基本原理；理解外延缺陷的生成与控制方法；了解硅外延发展现状及外延参数控制技术。 8、掌握光刻工艺的原理、方法和流程，掩膜版的制造以及刻蚀技术（干法、湿法）的原理、特点，光刻技术分类；了解光刻缺陷控制和检测以及光刻工艺技术的最新动态。 9、掌握金属化原理及工艺技术方法；理解ULSI的多层布线技术对金属性能的基本要求，用Cu布线代替A1的优点、必要性；了解铝、铜、低k材料的应用。 10、掌握双极、CMOS工艺步骤；了解集成电路的隔离工艺，集成电路制造过程中质量管理基础知识、统计技术应用和生产的过程控制技术。三、课程内容： 1、介绍超大规模集成电路制造技术的历史、发展现状、发展趋势；硅的晶体结构特点；微电子加工环境要求、单晶硅的生长技术（直拉法、区熔法）和衬底制备（硅圆片制备及规格，

宽禁带半导体材料和工艺设计

宽禁带半导体材料与工艺 1.1 宽禁带半导体的概念和发展宽禁带半导体（WBS）是自第一代元素半导体材料（Si）和第二代化合物半导体材料（GaAs、GaP、InP等）之后发展起来的第三代半导体材料。这类材料主要包括SiC（碳化硅）、C-BN（立方氮化硼）、GaN（氮化镓、）AlN（氮化铝）、ZnSe（硒化锌）以及金刚石等。第二代半导体GaAs与Si相比除了禁带宽度增大外，其电子迁移率与电子饱和速度分别是Si的6倍和2倍，因此其器件更适合高频工作。GaAs场效应管器件还具有噪声低、效率高和线性度好的特点但相比第三代半导体GaN和SiC，它的热导率和击穿电场都不高，因此它的功率特性方面的表现不足。为了满足无线通信、雷达等应用对高频率、宽禁带、高效率、大功率器件的需要从二十世纪九十年代初开始，化合物半导体电子器件的研究重心开始转向宽禁带半导体。我们一般把禁带宽度大于2eV的半导体称为宽禁带半导体。宽禁带半导体材料具有宽带隙、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点，在高温、高频、大功率、光电子及抗辐射等方面具有巨大的应用潜力。 1.2 主要的宽禁带半导体材料近年来，发展较好的宽禁带半导体材料主要是SiC和GaN，其中SiC的发展更早一些，碳化硅、氮化镓、硅以及砷化镓的一些参数如下图所示：

图1-1 半导体材料的重要参数如上图所示，SiC和GaN的禁带宽度远大于Si和GaAs，相应的本征载流子浓度小于硅和砷化镓，宽禁带半导体的最高工作温度要高于第一、第二代半导体材料。击穿场强和饱和热导率也远大于硅和砷化镓。 2.1 SiC材料纯碳化硅是无色透明的晶体。工业碳化硅因所含杂质的种类和含量不同，而呈浅黄、绿、蓝乃至黑色，透明度随其纯度不同而异。碳化硅晶体结构分为六方或菱面体的α-SiC和立方体的β-SiC（称立方碳化硅)。α-SiC由于其晶体结构中碳和硅原子的堆垛序列不同而构成许多不同变体，已发现70余种。β-SiC于2100℃以上时转变为α-SiC。 SiC是IV-IV族二元化合物半导体，也是周期表IV族元素中唯一的一种固态化合物。构成元素是Si和C，每种原子被四个异种原子所包围,形成四面体单元(图25a)。原子间通过定向的强四面体SP3键(图25b)结合在一起，并有一定程度的极化。SiC具有很强的离子共价键，离子性对键合的贡献约占12%,决定了

半导体集成电路习题及答案

第1章集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。第2章集成电路中的晶体管及其寄生效应复习思考题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2 所示。提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下：答：解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；

⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周； ⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。（CS C OL r I V V 00 ES += 及己知 V V C 05.00ES =）第3章集成电路中的无源元件复习思考题 3.3 设计一个4k Ω的基区扩散电阻及其版图。试求： (1) 可取的电阻最小线宽min R W =?你取多少? 答：12μm (2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头? 答：一个弯头第4章晶体管 (TTL)电路复习思考题 4.4 某个TTL 与非门的输出低电平测试结果为 OL V =1V 。试问这个器件合格吗?上机使用时有什么问题? 答：不合格。 4.5 试分析图题4.5所示STTL 电路在导通态和截止态时各节点的电压和电流，假定各管的 β=20, BEF V 和一般NPN 管相同， BCF V =0.55V , CES V =0.4～0.5V , 1 CES V =0.1～0.2V 。答：（1）导通态（输出为低电平） V V B 1.21= ， V V B 55.12= ，V V B 2.13= ，V V B 5.04= ，V V B 8.05= ，

宽禁带半导体

半导体材料种类繁多，分类方法各不相同，一般将以硅(Si)、锗(Ge)等为代表的元素半导体材料称为第一代半导体材料；以砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)等为代表的化合物半导体材料称为第二代半导体材料；以碳化硅(SiC)、氮化镓(GaN)、氮化铝（AlN）、氧化锌(ZnO)、金刚石为代表的宽禁带半导体材料称为第三代半导体材料[1]。以硅材料为代表的第一代半导体材料的发展是从20世纪50年代开始，它取代了笨重的电子管，导致了以集成电路为核心的微电子工业的发展和整个IT产业的飞跃，广泛应用于信息处理和自动控制等领域[2]。 20世纪90年代以来，随着移动无限通信的飞速发展和以光纤通信为基础的信息高速公路和互联网的兴起，第二代半导体材料开始兴起。由于其具有电子迁移率高、电子饱和漂移速度高等特点，适于制备高速和超高速半导体器件，目前基本占领手机制造器件市场[3]。当前，电子器件的使用条件越来越恶劣，要适应高频、大功率、耐高温、抗辐照等特殊环境。为了满足未来电子器件需求，必须采用新的材料，以便最大限度地提高电子元器件的内在性能。近年来，新发展起来了第三代半导体材料--宽禁带半导体材料，该类材料具有热导率高、电子饱和速度高、击穿电压高、介电常数低等特点[4]，这就从理论上保证了其较宽的适用范围。目前，由其制作的器件工作温度可达到600℃以上、抗辐照1×106rad；小栅宽GaNHEMT器件分别在4GHz下，功率密度达到40W/mm；在8GHz，功率密度达到30W/mm；在18GHz，功率密度达到9.1W/mm；在40GHz，功率密度达到10.5W/mm；在80.5GHz，功率密度达到2.1W/mm，等。因此，宽禁带半导体技术已成为当今电子产业发展的新型动力。从目前宽禁带半导体材料和器件的研究情况来看，研究重点多集中于碳化硅(SiC)和氮化镓(GaN)技术，其中SiC技术最为成熟，研究进展也较快；而GaN技术应用广泛，尤其在光电器件应用方面研究比较深入[5]。氮化铝、金刚石、氧化锌等宽禁带半导体技术研究报道较少，但从其材料优越性来看，颇具发展潜力，相信随着研究的不断深入，其应用前景将十分广阔。 1宽禁带半导体材料 1.1碳化硅单晶材料在宽禁带半导体材料领域就技术成熟度而言，碳化硅是这族材料中最高的，是宽禁带半导体的核心。SiC材料是IV-IV族半导体化合物，具有宽禁带(Eg：3.2eV)、高击穿电场(4×106V/cm)、高热导率(4.9W/cm.k)等特点[6]。从结构上讲，SiC材料属硅碳原子对密排结构，既可以看成硅原子密排，碳原子占其四面体空位；又可看成碳原子密排，硅占碳的四面体空位[7]。对于碳化硅密排结构，由单向密排方式的不同产生各种不同的晶型,业已发现约200种[8]。目前最常见应用最广泛的是4H和6H晶型。4H-SiC特别适用于微电子领域，用于制备高频、高温、大功率器件；6H-SiC特别适用于光电子领域，实现全彩显示。第一代、第二代半导体材料和器件在发展过程中已经遇到或将要遇到以下重大挑战和需求[9,10]： (1)突破功率器件工作温度极限，实现不冷却可工作在300℃～600℃高温电子系统。 (2)必须突破硅功率器件的极限，提高功率和效率，从而提高武器装备功率电子系统的性能。 (3)必须突破GaAs功率器件的极限，在微波频段实现高功率密度，实现固态微波通讯系统、雷达、电子对抗装备更新换代。 (4)必须拓宽发光光谱，实现全彩显示、新的光存储、紫外探测以及固态照明。随着SiC技术的发展，其电子器件和电路将为系统解决上述挑战奠定坚实基础。因此SiC材料的发展将直接影响宽禁带技术的发展。 SiC器件和电路具有超强的性能和广阔的应用前景，因此一直受业界高度重视，基本形成了美国、欧洲、日本三足鼎立的局面。目前，国际上实现碳化硅单晶抛光片商品化的公司主要有美国

《半导体集成电路》考试题目及参考答案(DOC)

第一部分考试试题第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？ 4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。第4章TTL电路 1.名词解释

半导体集成电路制造PIE常识

Question Answer & PIE

PIE 1. 何谓PIE? PIE的主要工作是什幺? 答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3价电荷元素, 例如：B、In)的硅片。 200mm300mm 8〞12〞

集成电路封装概述

集成电路封装概述半导体器件有许多封装型式，从DIP、SOP、QPF、PGA、BGA到CSP再到SIP，技术指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，极大地提高了印刷电路板上的组装密度；第二次是在上世纪90 年代球型矩正封装的出现，它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。电子产品是由半导体器件（集成电路和分立器件）、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“ 工业之米”的美称。半导体组装技术（Assembly technology）的提高主要体现在它的封装型式（Package）不断发展。通常所指的组装（Assembly）可定义为：利用膜技术及微细连接技术将半导体芯片（chip）和框架（Lead-Frame）或基板（Substrate）或塑料薄片（Film）或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。封装的作用包括：1.物理保护。2.电器连接。3.标准规格化。封装的分类： 1.根据材料分类，根据所用的材料来划分半导体器件封装形式有金属封装、陶瓷封装、金属-陶瓷封装和塑料封装。 2. 根据密封性分类，按封装密封性方式可分为气密性封装和树脂封装两类。 3. 根据外形、尺寸、结构分类，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装。 SiP(system in a package，封装内系统，或称系统封装)是指将不同种类的元件，通过不同技术，混载于同一封装之内，由此构成系统集成封装形式。该定义是经过不断演变，逐渐形成的，开始是在单芯片封装中加入无源元件，再到单个封装中加入多个芯片、叠层芯片以及无源器件，最后封装构成一个体系，即SiP。该定义还包括，SiP应以功能块亚系统形式做成制品，即应具备亚系统的所有组成部分和功能。微电子封装对集成电路(IC)产品的体积、性能、可靠性质量、成本等都有重要影响，IC 成本的40％是用于封装的，而IC失效率中超过25％的失效因素源自封装。实际上，封装已成为研发高性能电子系统的关键环节及制约因素，全球领先的整合器件制造商IDM在高密度、高可靠封装技术方面秣马厉兵，封装被列入重点研发计划正处于如火如茶之中。另外，支持发展速度的硅IC应用所需的无源元件的用量也越来越大，其典

宽禁带半导体光电材料研究进展

宽禁带半导体光电材料的研究及其应用宽禁带半导体材料(Eg大于或等于3.2ev)被称为第三代半导体材料。主要包括金刚石、SiC、GaN等。和第一代、第二代半导体材料相比,第三代半导体材料具有禁带宽度大,电子漂移饱和速度高、介电常数小、导电性能好,具有更高的击穿电场、更高的抗辐射能力的特点,其本身具有的优越性质及其在微波功率器件领域应用中潜在的巨大前景,非常适用于制作抗辐射、高频、大功率和高密度集成的电子器件。以氮化镓(GaN)为代表的Ⅲ族氮化物作为第三代半导体材料,是一种良好的直接宽隙半导体光电材料,其室温禁带宽度为3.4eV,它可以实现从红外到紫外全可见光范围的光辐射。近年来已相继制造出了蓝、绿色发光二极管和蓝色激光器等光电子器,这为实现红、黄、蓝三原色全光固体显示,制备大功率、耐高温、抗腐蚀器件,外空间紫外探测,雷达,光盘存储精细化、高密度,微波器件高速化等奠定了基础。氮化镓和砷化镓同属III-V族半导体化合物,但氮化镓是III-V族半导体化合物中少有的宽禁带材料。利用宽禁带这一特点制备的氮化镓激光器可以发出蓝色激光,其波长比砷化镓激光器发出的近红外波长的一半还要短,这样就可以大大降低激光束聚焦斑点的面积,从而提高光纪录的密度。与目前常用的砷化镓激光器相比,它不仅可以将光盘纪录的信息量提高四倍以上,而且可以大大提高光信息的存取速度。这一优点不仅在光纪录方面具有明显的实用价值,同时在光电子领域的其他方面也可以得到广泛应用。虽然人们早就认识到氮化镓的这一优点,但由于氮化镓单晶材料制备上的困难以及难于生长出氮化镓PN结,氮化镓发光器件的研究很长时间一直没有获得突破。经过近20年的努力,1985年通过先进的分子束外延方法大大改善了氮化镓材

数字集成电路复习指南..

1. 集成电路是指通过一系列特定的加工工艺，将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件，按一定电路互连，“集成”在一块半导体晶片（硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。 2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。等效逻辑门通常是指两输入与非门，对于CMOS集成电路来说，一个两输入与非门由四个晶体管组成，因此一个CMOS电路的晶体管数除以四，就可以得到该电路的等效逻辑门的数目，以此确定一个集成电路的集成度。 3.摩尔定律”其主要内容如下：集成电路的集成度每18个月翻一番/每三年翻两番。摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献: （1）特征尺寸不断缩小，大约每3年缩小1.41倍；（2）芯片面积不断增大，大约每3年增大1.5倍；（3）器件和电路结构的改进。 4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去，实际上是修改了对应节点的参数值。 5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。 6. 根据实际工作确定所允许的最低输出高电平，它所对应的输入电平定义为关门电平；给定允许的最高输出低电平，它所对应的输入电平为开门电平 7. 单位增益点. 在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即dV out/dVin=1的点 8. “闩锁”现象在正常工作状态下，PNPN四层结构之间的电压不会超过Vtg，因此它处于截止状态。但在一定的外界因素触发下，例如由电源或输出端引入一个大的脉冲干扰，或受r射线的瞬态辐照，使 PNPN四层结构之间的电压瞬间超过Vtg，这时，该寄生结构中就会出现很大的导通电流。只要外部信号源或者Vdd和Vss能够提供大于维持电流Ih的输出，即使外界干扰信号已经消失，在PNPN四层结构之间的导通电流仍然会维持，这就是所谓的“闩锁”现象 9. 延迟时间： T pdo ——晶体管本征延迟时间； UL ——最大逻辑摆幅，即最大电源电压； Cg ——扇出栅电容(负载电容)； Cw ——内连线电容； Ip ——晶体管峰值电流。

宽禁带半导体材料特性及生长技术_何耀洪

宽禁带半导体材料特性及生长技术何耀洪, 谢重木 (信息产业部电子第46所,天津,300220) 摘要:叙述了宽带半导体材料SiC、G aN的主要特性和生产长方法,并对其发展动态和存在问题进行了简要评述。关键词:宽禁带半导体材料;碳化硅;氮化硅中图分类号:TN304 文章编号:1005-3077(1999)-04-0031-09 The Characteristics and Growth Methods of Wide Bandgap Semiconductor Materials HE Yaohong, XIE Chongmu (T he46th Research Institute,M.I.I.,T ianjin,300220) A bstract:The paper presents the main characteristics and g rowth methods o f wide bandgap semiconduc- tor materials,In aditio n,the lastest developments and problems o n SiC and GaN to be reviewed. Key words:w ide bandgap semiconductor materials;SiC;G aN 1　引言在半导体工业中,人们习惯地把锗(Ge)、硅(Si)为代表的元素半导体材料称为第一代半导体材料,把砷化镓(GaAs)、磷化铟(InP)为代表的化合物半导体材料称为第二代半导体材料,而把碳化硅(SiC)、氮化镓(GaN)为代表的化合物半导体材料称为第三代半导体材料,由于SiC和GaN材料的禁带宽度较Si、GaAs等材料更宽,因而它们一般具有高的击穿电场、高的热导率、高的电子饱和速率及更高的抗辐射能力,因而更适合于制作高温、高频及大功率器件,故称这类材料为宽禁带半导体材料,也称高温半导体材料。它们在微电子和光电子领域中具有十分广阔的应用潜在优势,如AlGaN HFET最大振荡频率超过100GHz,功率密度大于5.3W/m m(在10GHz时),4H-SiC M EFET在850M Hz(CW)和10GHz(PW)时功率密度3.3W/mm,4H-SiC PIN二极管击穿电压高达5.5kV;在可见光全光固体显示、高密度存储、紫外探测及在节能照明(半导体激光光源能耗仅为相当亮度白炽灯泡的十分之一,而寿命长达10～15年)等方面开创了广阔的应用前景。 2　SiC材料特性及生长技术近年来,随着半导体器件在航空航天、石油勘探,核能、汽车及通信等领域应用的不断扩收稿日期:1999-11-30

半导体集成电路制造PIE常识讲解

Question & PIE Answer

PIE 1. 何谓PIE? PIE 的主要工作是什幺? 答：Process Integration Engineer（工艺整合工程师）, 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片（wafer）直径为200mm , 直径为300mm硅片即12吋. 目前中芯国际现有的三个工厂采用多少mm的硅片（wafer）工艺？未来北京3.的Fab4（四厂）采用多少mm的wafer 工艺？答：当前1~3 厂为200mm（8 英寸）的wafer, 工艺水平已达0.13um 工艺。未来北京厂工艺wafer 将使用300mm（12 英寸）。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数（chip）变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5 倍 5. 所谓的0.13 um 的工艺能力（technology）代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um 的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。一般的硅片（wafer）基材（substrate）可区分为N,P 两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative 元素（5 价电荷元素，例如：P、As）的硅片, P-type 的wafer 是指掺杂positive 元素（3 价电荷元素, 例如：B、 In）的硅片。 8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程（module）？答：主要有四个部分：DIFF （扩散）、TF（薄膜）、PHOTO （光刻）、ETCH （刻蚀）。其中

半导体集成电路复习题及答案

第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、 PDN与PDN相连或PUN与PUN相连时中间应接入。【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑1、电路的特点。【答案：】图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑功能。图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。 2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。【答案：】

该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、分析下列电路的工作原理，画出输出端OUT的波形。【答案：】答案：

4、结合下面电路，说明动态组合逻辑电路的工作原理。【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。此时电路处于预充电阶段。当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。否则，输出OUT仍保持原状态高电平不变。例如此电路， NMOS网构成逻辑网中A与C,或B与C同时导通时，可以构成输出OUT到地的通路，将输出置为低电平。第7章传输门逻辑填空题写出传输门电路主要的三种类型和他们的缺点：（1），缺点：；（2），缺点：；（3），缺1、点：。【答案：NMOS传输门，不能正确传输高电平，PMOS传输门，不能正确传输低电平，CMOS传输门，电路规模较大。】 2、传输门逻辑电路的振幅会由于减小，信号的也较复杂，在多段接续时，一般要插入。【答案：阈值损失，传输延迟，反相器。】 3、一般的说，传输门逻辑电路适合逻辑的电路。比如常用的和。【答案：异或，加法器，多路选择器】解答题 1、分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。【答案：】

数字集成电路知识点整理

Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统第一章引论 1、数字IC芯片制造步骤设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计）制版：根据版图制作加工用的光刻版制造：划片：将圆片切割成一个一个的管芯（划片槽）封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连测试：测试芯片的工作情况 2、数字IC的设计方法分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本设计时间和投入，掩膜生产，样品生产一次性成本 Recurrent 成本工艺制造（silicon processing），封装（packaging），测试（test）正比于产量一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog）综合版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)：可以相互转化 .db（不可读）.lib（可读）加了功耗信息

氮化物宽禁带半导体—第三代半导体技术

氮化物宽禁带半导体一第三代半导体技术张国义１，李树明２北掌大学韵曩最，卜蘑■一目毫重点宴■宣 ‘２北大董光科技酣青曩公司北囊１∞耵１ｉ盲謦。莳耍曰曩了量化精半导体曲主要持征和应用■量．巨督圈辱上和重内的主曩研兜理状．市场分析与攮测．由此－ｕ蚪再｝１１．氯化韵帕研究已妊成为高科技鬣壤田际竟争的■膏点之一．ｔ为第三代半■体拄术，育形成蠢科技臣夫产＿ｔ群的ｒ口艟性．也存在着蠢积的竞争和蕞｛；‘翻舶风龄．众所周知，以Ｇｅ，Ｓｉ为基础的半导体技术，奠定丁二十世纪电子工业的基础．其主要产品形式是以大规模集成电路为主要技术的计算机等电子产品．形成了巨大的徽电子产业群。其技术水平标志是大的晶片尺寸和窄的线条宽度．如１２英寸／０．１５微米技术．是成功的标志，被称之为第一代半导体技术．以Ｇ“ｓ．ＩｎＰ．包括Ｇ吐ｌ＾ｓ，ＩｆＩＧａＡｓＰ，ＩｎＧａＡｌＰ瞢ＩＩＩ—ｖ族砷化物和碑化韵半导体技术，奠定了二十世纪光电子产业的基础，其主要产品形式是以光发射器件，如半导体发光二极管（Ｌ肋）和激光嚣（ＬＤ）等．为基础的光显示．光通讯，光存储等光电子系统，形成了巨大的信息光电产业群。其技术水平标志是使通讯速度，信息容量，存储密度大幅度提高，被称之为第二代半导体技术．对徽电子和光电子领域来说，二十世纪存在的问矗和二十一世纪发晨趋势是人们关心的问题．高速仍然是微电子的追求目标，高温大功率还是没有很好解决的问题；光电子的主要发展趋势是全光谱的发光器件，特别是短波长（绿光．蓝光．咀至紫外波段）ＬＥＤ和ＬＤ．光电集成（０ＥＩｃ）是人们长期追求的目标，由于光电材料的不兼容性，还没有很好的实现。事实上．这些问题是第一代和第二代半导体材料本身性质决定，不可舱解决的问题。它需要寻找一种高性能的宽禁带半导体材料．而这一工作二十世纪后半叶就已经开始．在世纪之交得以确认。那就是第三代半导体技术一ＩＩＩ一族氮化物半导体技术．ＧａＮ、ＡｌＮ和ＩｎＮ以及由它们组成的三元合金是主要的ＩＩＩ族氰化物材料．所有氮化物晶体的稳定结构是具有六方对称性的纤锌矿结构，而在一些特定的条件下，例如在立方豸多。衬底上外延时，ＧａＮ和ＩｎＮ能够形成立方对称性的闪锌矿结构．这两种结构只是原子层的堆积次序不同，它们的原予最近邻位置几乎完全相同，而次近邻位置有所不同，因而它们的性质根接近。三元合金Ａ１ＧａＮ，ＩｎＧａＮ也是重要的氰化物材料。它们的禁带宽度基本符合ｖｅｇａｒｄ定理［１，２］。№ｔｓｕｏｋａ［３］通过计算指出ＡｌＮ与ＧａＮ可咀组成组份连续变化的合金，ＩｒＩＮ与ＧａＮ则存在较大的互熔间隙．以氮化镓为基础的宽禁带半导体可以用来，并已经广泛用来制备高亮度蓝。绿光平＂白光ＬＥＤ，蓝光到紫外波段的激光器（ＬＤ），繁外光传感器，等光屯子器件：高温人功率场设麻品体管（ＦＥＴ）．双极晶体管（ＨＢＴ），高电子迁移率晶体管（ＨＥＭＴ）等徽电子器什：这些器件构成了全色火屏幕ＬＥＤ显示和交通信号灯等应Ｈｊ的ＲＧＢ１：鞋：向光ＬＥＤ将构 ?１７?

新一代宽禁带半导体材料

新一代宽禁带半导体材料回顾半导体的发展历程，随着不同时期新材料的出现，半导体的应用先后出现了几次飞跃。首先，硅材料的发现使半导体在微电子领域的应用获得突破性进展，日用家电和计算机的广泛应用都应该归功于硅材料的应用。而后，砷化镓材料的研究则使半导体的应用进入光电子学领域。用砷化镓基材料及其类似的一些化合物半导体，如镓铝砷、磷镓砷、铟镓砷、磷化镓、磷化铟和磷砷化镓等，制备出的发光二极管和半导体激光器在光通信和光信息处理等领域起到不可替代的作用，由此也带来了VCD和多媒体等的飞速发展。目前，人们又开始研究新一代的宽禁带半导体材料，其中最有意义的是碳化硅、氮化镓和氧化锌。这些材料的共同特点是它们的禁带宽度在3．3到3．5电子伏之间，是硅的3倍，比砷化镓的禁带宽度也大了两倍以上。由于它们的一些特殊性质和潜在应用前景使它们备受关注。碳化硅具有高热导率（硅的3．3倍）、高击穿场强（硅的10倍）、高饱和电子漂移速率（硅的2．5倍）以及高键合能等优点。所以特别适合于制造高频、大功率、抗辐射、抗腐蚀的电子器件，并且可以在几百度高温的恶劣环境下工作。可用于人造卫星、火箭、雷达、通讯、战斗机、海洋勘探、地震预报、石油钻井、无干扰电子点火装置、喷气发动机传感器等重要领域。目前，碳化硅高频大功率器件已应用到军用雷达、卫星通讯和高清晰度电视图像的发送和传播等方面。氮化镓和砷化镓同属III－V族半导体化合物，但氮化镓是III－V族半导体化合物中少有的宽禁带材料。利用宽禁带这一特点制备的氮化镓激光器可以发出蓝色激光，其波长比砷化镓激光器发出的近红外波长的一半还要短，这样就可以大大降低激光束聚焦斑点的面积，从而提高光纪录的密度。与目前常用的砷化镓激光器相比，它不仅可以将光盘纪录的信息量提高四倍以上，而且可以大大提高光信息的存取速度。这一优点不仅在光纪录方面具有明显的实用价值，同时在光电子领域的其他方面也可以得到广泛应用。虽然人们早就认识到氮化镓的这一优点，但由于氮化镓单晶材料制备上的困难以及难于生长出氮化镓PN结，氮化镓发光器件的研究很长时间一直没有获得突破。经过近20年的努力，1985年通过先进的分子束外延方法大大改善了氮化镓材料的性能；1989年，Akasaki等人利用电子辐照方法实现了氮化镓P型材料的生长并制备出PN结；1995年Nakamura等人制备出发蓝紫光的氮化镓发光二极管，效率达到5％，赶上了传统的磷砷化镓发光二极管的效率，寿命超过一万小时。1997年，用氮化镓基材料制备的半导体激光器也开始面世。这一飞速发展的势头反映了氮化镓材料受重视的程度。有人估计，氮化镓器件在化合物半导体市场的份额将由1997年的2％很快上升到2006年的20％，成为光电子产业中非常重要的产品。与氮化镓材料相比，氧化锌薄膜的紫外发光是刚刚开始的新兴课题。氧化锌是一种具有六方结构的自激活宽禁带半导体材料，室温下的禁带宽度为3．36eV，特别是它的激子结合能高达60毫电子伏，在目前常用的半导体材料中首屈一指，这一特性使它具备了室温下短波长发光的有利条件；此外，氧化锌具有很高的导电性，它还和其他氧化物一样具有很高的化学稳定性和耐高温性质，而且它的来源丰富，价格低廉。这些优点使它成为制备光电子器件的优良材料，极具开发和应用的价值。1997年日本和香港科学家合作研究得到了氧化锌薄膜的近紫外受激发光，开拓了氧化锌薄膜在发光领域的应用。由于它产生的受激发射的波长比氮化镓的发射波长更短，对提高光信息的纪录密度和存取速度更加有利，而且价格便宜。目前，除了氧化锌薄膜的发光特性外，也有人发现了氧化锌薄膜的光生伏特效应，显示出用它制备太阳能电

-半导体-大规模集成电路工艺流程(精)

引言随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化，对半导体封装技术要求越来越高。由于封装材料复杂性的不断增加，半导体封装技术也越来越复杂，封装和工艺流程也越来越复杂。 1. （半导体）大规模集成电路封装工艺简介所谓封装就是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件连接，它起着安装、固定、密封，保护芯片及增强电热性能等方面的作用。 1.1 以焊接技术为基础的互连工艺以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构，即把多个裸芯片（半导体）大规模集成电路工艺流程张琦1 韩团军2 １．陕西理工学院机械工程学院；２．陕西理工学院电信系或多芯片模块(MCM沿Z 轴层层叠装、互连，组成三维封装结构。叠层型三维封装的优点是工艺相对简单，成本相对较低，关键是解决各层间的垂直互连问题。根据集成功率模块的特殊性，主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端，并与任一基板或芯片互连。目前的技术方案包括焊料凸点互连(SolderBall Interconnect和金属柱互连平行板结构(Metal Posts Interconnected Parallel PlateStructures--MPIPPS 等。

1.2以沉积金属膜为基础的互连工艺多采用埋置型三维封装结构，即在各类基板或介质中埋置裸芯片，顶层再贴装表贴元件及芯片来实现三维封装结构。其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连，而且可以构成电路图形，并连至其他电路。其最大优点是能大大减少焊点，缩短引线间距，进而减小寄生参数。另外，这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积，热量耗散可以沿模块的各个方向流动，有利于进一步提高集成模块的功率密度，以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。 2. （半导体）大规模集成电路封装工艺流程 2.1 (半导体大规模集成电路封装前道工程 TAPE MOUNT →SAWING →DIE ATTACH →WIRE BOND T A P E M O U N T 工程是半导体ASSEMBLY 工程中的第一道工序，其目的在于将要加工的WAFER 固定，便于自动化加工。过程实质是用T AP E 从背面将WAFER 固定在RING 上。现在所用的TAPE 成卷筒状，一面有黏性，通常使用的TAPE 为蓝色，具有弹性，呈半透明状。通常使用的TAPE 缺点是随时间的增加黏性逐渐增大，一般在2～3天内加工完毕对产品没有影响。TAPE MOUNT 完成后要求在TAPE 与WAFER 间粘贴平整，如果背面存在气泡，在SAWING 时切割好的DIE 会脱离TAPE 翘起，将切割好的BLADE 损坏，同时也损坏了DIE 。因此T/M后应检查背面的粘合情况，如有少数气泡，可用指甲背面轻轻将气泡压平，若压不平，可用刀片将TAPE 划破一点，放出气泡中的空气，然后压平。气泡面积不能大于DIE 面积的1/4。 S A W I N G 工程是将W A F E R 上的CHIP 分离的过程，T/M完毕的WAFER 送至SAWING 工程，按照FAB 时形成的SCRIBE LINE 进行切割，将连在一起的CHIP 分开，形成每片IC 的核心。