数字逻辑与数字电路_5

电路的输 出信号
电路的状 态变量
存储电路的 激励信号
如果将电路的输入、输出和状态等均用向量表示，则可以
将时序电路中各信号之间的关系用下列公式表示出来。
Y=F[X,Q] （5-1）


Z=G[X,Q]
Qn+1=H[Zn,Qn]
（5-2）
（5-3）
式（5-1）Y=F[X,Q]是表示电路输出Y与输入X、状态变量 Q之间关系的函数式，称为电路的输出方程。注意到Y与X、 Q是由组合逻辑电路相联系的，所以式（5-1）是组合逻辑 电路决定的逻辑方程。
入Zn 、现态Qn之间关系的函数式，称为电路的状态方程。
显然Qn+1与Zn、Qn的关系是由存储电路决定的，它一般是 依触发器特性而定的。
时序逻辑电路又可以分成穆尔机模型和米利机模型两类。
穆尔机是电路输出Y仅与状态Q有关、而与电路输入X无关
的时序逻辑电路。
米利机是电路的输出Y既与状态Q有关、也与电路输入X有 关的时序逻辑电路。 时序逻辑电路又分为同步时序逻辑电路和异步时序电路两 大类。 所谓同步时序逻辑电路，是指电路中存在着同步时钟信号。 在同步时钟脉冲的作用下，各触发器同时翻转，电路从上
我们用～来表示状态等价于状态。
等价状态具有以下三个特点：
1）对称性——如果SA～SB，则SB ～ SA 。
2）自反性——对所有状态， SX ～ SX 。
3）传递性——如果SA ～ SB ，且SB ～ SC ，则SA ～ SC 。 如果在逻辑电路的状态转换图中出现了相互等价的状态， 就可以将它们合并成一个状态，从而达到状态化简的目的。 下面介绍用隐含表进行状态化简的方法。
从电路图得到输出方程 Y=((X’Q2)’ (XQ2’)’)’
到此就可以列出电路的状态转换表，如表5-1所示。
(5-6)
表5-1 [例5-1]的状态转换表
Qn+1Qn+1
2 1
X
QnQn 2 1 Y
00 11/0 11/1
01 10/0 10/1
11 00/1 10/0
10 01/1 01/0
根据上述结论得到的隐含表如图5-9所示。
S1
S2 S3 S4
S5
√ √
S2,S4 S3,S5
S2,S3 S1,S5
S1,S5 S1,S2
S0
S1
S2
S3
S4
图5-9 表5-3的最终隐含表
（5）根据最终的隐含表，我们知道S0与S2等价、 S1与等
价。所以S0 、S2 可以合并，S1 、S3 可以合并，电路状态简 化成为4个。
则就能够判定等价是不成立的。而相互不矛盾的、传递的
等价条件就确立了等价的成立。
5.3.3 状态分配方法
在完成状态化简任务之后的设计工作是状态分配。
所谓状态分配，就是为时序电路状态表中的每一个状态指
派一个唯一的二进制码，以用于最终由若干个触发器构成
的电路来实现要求的设计功能。 不同的状态分配方法能够导致不同复杂度的最终设计电路。 合理的状态分配方法可以使最终设计简单、成本较低。因 此需要研究如何进行状态分配的方法。
应当注意的是：在使用隐含表进行状态化简时，相互等价
的两个状态，是靠它们满足自反性、对称性和传递性来确 定的。也就是两个状态的等价，可以依赖于另两个状态的 等价；而这两个状态的等价，又可以依赖于其它状态对的 等价成立。最终作为其它状态等价条件的两个状态本身， 又以最初的两个状态等价为等价的条件。 如果在传递的等价条件中，出现了不满足等价条件的情况，
考虑到有些状态分配是等价的，即它们的实现电路实际上 是等价的。比如一种状态分配是另一种的补，则它们就是 完全等价的。因为将各触发器的位置调换，就能够变成另 一种情况。而在设计中各个触发器是没有分别的。
理论分析表明，如果用M个状态变量来表示N个状态，则
不等价的状态分配数的计算公式为： S=(2M-1)!/[(2M-N)!(M!)] (5-12)
（2）检查状态表，如果在相同的输入条件下，两个状态 的输出不相同，则说明它们不可能等价，这时在隐含表中 相应的方格内打上叉“╳”。 （3）考察剩下的方格，将两个状态等价所需的条件填写
到方格中。
对于表5-3有：
1）S0～S2的条件为S1～S3，所以将状态对“S1,S3“，写到
对应方格中。 2）S0～S4的条件为S2～S4且S3～S5 。 3）S1～S5的条件为S2～S3 。 4）S2～S4的条件为S1～S5 。 5）S3～S5的条件为S1～S5且S1～S2 。 6）S1～S3的条件为S3～S1 ，所以S1～S3为真。在相应方格 中打上勾“√”。
4）对状态转换图中进行状态化简，合并和消除等价的状 态，使状态转换图最为简单。 5）进行状态分配，即决定出如何用触发器来表示电路的 状态，同时又使电路最为容易实现。
6）将状态分配结果代入简化后的状态转换表，求出各触
发器的驱动方程，并对它们进行逻辑化简。
7）画出具体的逻辑电路图。
有时还需要考虑电路的自启动等问题。下面我们将对同步 逻辑电路的各设计步骤进行详细介绍。
填表后的情况，见图5-8所示。
S1 S2 S3 S4 S5 S0
S2,S4 S3,S5 S2,S3 S1,S3
√
S1,S5 S1,S5 S1,S2
S1S2S3S4图5-8 表5-3的隐含表
（4）对隐含表进一步考察，在等价条件不成立的方格内
打上叉“╳”。 如S1～S5的条件为S2～S3 ，但可以明确的是S2～S3为假， 所以S1～S5不成立。由此可知S2～S4、S0～S4和S3～S5均为 假。 而在等价条件成立的方格内打上勾“√”，如S0～S2的条 件为S1～S3 ，已知S1～S3为真，所以S0～S2为真。
2.隐含表 用隐含表进行状态化简的方法如下：
（1）构造空白的隐含表。
先构造出空白的隐含表，它是如图5-7所示的三角形网格
阵列。三角形的直角边各有N-1个格子，N是状态化简的
状态数目。 表中的每一个方格中都隐含着水平与垂直两状态相互等价 的可能性。空白的隐含表中所有方格都是没有内容的。
S1
隐含着S1～S3的可能
S2 S3 S4
S5 S0 S1 S2 S3 S4
图5-7 表5-3的空白隐含表
表5-3 状态表 Sn+1 X 0 Sn Y S0 S4/0 S1 S5/0 S2 S4/0 S3 S5/0 S4 S2/0 S5
S1/0 S2/0
1
S3/1
S3/0
S1/1
S1/0
S5/0
2）根据电路结构写出各触发器的驱动方程。 3）找出电路的输出信号，写出电路的输出方程。 4）根据触发器的特性方程和驱动方程，推导出各个触发 器的状态方程（描述电路次态与电路输入、现态关系的函 数）；进而得到整个电路的状态方程。
5）根据状态方程，列出电路的状态转换表，画出电路的 状态转换图、时序图等。
0
1
根据表5-1，画出的电路状态转换图见图5-3。
通过以上分析可知，电路为米利机时序电路。我们还可以 画出电路的时序图，如图5-4所示。
[例5-2]分析图5-5所示时序逻辑电路的逻辑功能，写出电路
的驱动方程、状态方程和输出方程，列出电路的状态转换
表、画出电路的状态转换图。
解：可以看到电路有两个输入信号X和Y，另外电路中有1 个D触发器和1个JK触发器。 首先写出D触发器的特性方程Q1n+1= D 和JK触发器的的特 性方程Q2n+1=J· 2n)’ +K’·Q2n 。 (Q 根据电路写出驱动方程
式（5-2） Z=G[X,Q]是表示存储电路输入Z与电路输入X、 状态变量Q之间关系的函数式，称为电路的驱动方程（或 激励方程）。同样Z与X、Q是由组合逻辑电路相联系的， 所以式（5-2）也是组合逻辑电路决定的逻辑方程。 式（5-3） Qn+1=H[Zn,Qn]是表示存储电路次态Qn+1与其输
1.状态分配数
理论已经证明，如果用M个状态变量来表示N个状态，则 可能的状态分配数可用下式计算：S=(2M)!/(2M-N)! 例如我们用2个触发器，即2个状态变量可以表示4个状态。 但具体的表示方法有24种之多。 又如用3个触发器，即3个状态变量能够表示8个状态。此 时不同的状态分配数有 S=(23)!/(23-8)!=8!=40320个。
从状态分配数的计算公式（5-12）能够知道，当N和M较 大时，计算出的状态分配数是很大的。要从大量的状态分 配方案中挑选出实现起来最简单的方案，是一件困难的事
情。必要时还必须借助于计算机来搜索最优的结果，但是
下面介绍的状态分配算法还是为手工挑选较优的状态分配 方案提供了帮助。
2.状态分配算法 通过分析我们知道，实现一个时序逻辑设计任务，除了表 示状态的触发器之外，还有实现触发器状态转换的激励电
数字逻辑与数字电路
作者：徐晓光
第五章 同步时序逻辑电路
5.1 概述 不同于组合逻辑电路，时序逻辑电路是有记忆功能的电
路。
一般地，时序逻辑电路的状态（次态）和输出不仅与电 路当前的输入有关，而且与电路以前的状态（现态）有 关。 我们可以用图5-1来概括时序逻辑电路的构成。
电路的输 入信号
同步时序逻辑电路的设计
分析设计任务书，明确电路的逻辑功能 明确电路的逻辑功能 列出电路的输入、输出和状态变量
绘制电路的状态转换图或状态转换表 进行状态化简
进行状态分配 求出各触发器的驱动方程 画出具体的逻辑电路图
5.3.1 状态化简 1.状态等价 我们说两个状态是相互等价的，如果它们满足以下条件： (1)对于所有可能的输入情况，它们的输出都相同。 (2)对于所有可能的输入情况，它们的次态都相互等价。