DSP原理与应用_复习

第一章DSP 概述§1.1 DSP含义DSP可以代表数字信号处理技术(Digital Signal Processing)，也可以代表数字信号处理器(Digital Signal Processor)，其实两者是不可分割的。

前者是理论和计算方法上的技求，后者是指实现这些技术的通用或专用可编程微处理器芯片。

随着DSP 芯片的快速发展，应用越来越广泛，DSP这一英文缩写已被公认为是数字信号处理器的代名词。

§1.3 DSP的分类1、按基础特性分类它是依据DSP芯片的工作时钟和指令类型进行分类的。

可分为静态DSP芯片和一致性DSP芯片。

如果在某时钟频率范围内的任何时钟频率上，DSP芯片都能正常工作，除计算速度有变化外，没有性能的下降，这类DSP芯片一般称为静态DSP芯片。

例如：日本OKI电气公司的DSP芯片、TI公司的TMS320C2xx系列芯片。

如果有两种或两种以上的DSP芯片，它们的指令集和相应的机器代码及管脚结构相互兼容，则这类DSP芯片被称之为一致性的DSP芯片。

例如：TI公司的TMS320C54x。

2、按数据格式分类根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。

数据以定点格式工作的DSP芯片称为定点DSP芯片。

如：TI公司的TMS320C1x/2x、TMS320C2xx/C5x、TMS320C54x/C62xx系列，AD公司的ADSP21xx系列，AT&T公司的DSP16/16A，Motorola公司的MC56000等。

数据以浮点格式工作的DSP芯片称为浮点DSP芯片。

如：TI公司的TMS320C3x/4x/8x，AD公司的ADSP21xxx系列，AT&T公司的DSP32/32C，Motorola公司的MC96002等。

3、按用途分类按照用途，可将DSP芯片分为通用型和专用型两大类。

通用型DSP芯片：一般是指可以用指令编程的DSP芯片，适合于普通的DSP 应用，具有可编程性和强大的处理能力，可完成复杂的数字信号处理的算法。

如TI公司的一系列DSP芯片属于通用型DSP芯片。

专用型DSP芯片：是为特定的DSP运算而设计，通常只针对某一种应用，相应的算法由内部硬件电路实现，适合于数字滤波、FFT、卷积和相关算法等特殊的运算。

主要用于要求信号处理速度极快的特殊场合，如：Motorola公司的DSP56200，ZORAN公司的ZR32881等。

§1.4 DSP的结构特点主要特点如下：1、采用哈佛结构DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构,比传统处理器的冯·诺伊曼结构有更快的指令执行速度。

(1) 冯·诺伊曼（Von Neuman）结构以Pentium系列为代表的通用微处理器采用冯·诺伊曼（Von Neuman）结构。

该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

（2）哈佛（Harvard）结构DSP芯片采用哈佛（Harvard）结构。

该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

（3）改进型的哈佛结构改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。

其特点如下：①允许在程序空间和数据空间之间相互传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性；②提供了存储指令的高速缓冲器（cache）和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。

如：TMS320C6200系列的DSP,整个片内程序存储器都可以配制成高速缓冲结构。

2、采用多总线结构DSP芯片都采用多总线结构，可同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空间进行访问，大大地提高了DSP的运行速度。

如：TMS320C54x系列内部有P、C、D、E等4组总线，每组总线中都有地址总线和数据总线，这样在一个机器周期内可以完成如下操作：①从程序存储器中取一条指令；②从数据存储器中读两个操作数；③向数据存储器写一个操作数。

3、采用流水线（pipeline）技术计算单元在执行一条多周期指令时，总要经过取指、译码、取数、执行运算、写结果等步骤，需要若干指令周期才能完成。

流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令完成后，才开始执行下一条指令。

即在每个指令周期内，几个不同的指令处于激活状态，每个指令处于不同的阶段。

如下图所示，在第N个指令取指令时，前面一个即第N-1个指令正在译码，而第N-2个指令正在取操作数，第N-3个指令则正在执行指令。

使用流水线技术后，尽管每一条指令的执行仍然要经过这些步骤，需要同样的指令周期数，但将一个指令段综合起来看，其中每一条指令的执行都是在一个指令周期内完成的。

利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法 - 累加运算。

如：DSP 所采用的将程序空间和数据存储空间的地址与数据总线分开的哈佛结构，为指令系统的流水线操作提供了很大的方便。

不同系列的DSP 芯片的流水线深度是不同的。

第一代TMS320处理器采用2级流水线，第二代采用3级流水线，第三代采用4级流水线，TMS320C54x 采用6级流水线，而TMS320C6000系列芯片的流水线深度更深。

4、配有专用的硬件乘法-累加器在数字信号处理算法中，乘法和累加是最基本的运算。

如，在数字滤波。

FFT 、卷积、相关、向量和矩阵运算中，都有大量的类似下式的运算：∑-=)()()(k n B k A k X通用CPU 没有专门的乘法器，一次乘法运算要占用多个机器周期才能完成。

为了适应数字信号处理的需要，当前的DSP 芯片都配有专用的硬件乘法-累加器，可在一个周期内完成一次乘法和一次累加操作，从而可实现数据的乘法-累加操作。

如矩阵运算、FIR 和IIR 滤波、FFT 变换等专用信号的处理。

5、具有特殊的DSP 指令为了满足数字信号处理的需要，在DSP 的指令系统中，设计了一些完成特殊功能的指令。

如：TMS320C54x 中的FIRS 和LMS 指令，专门用于完成系数对称的FIR 滤波器和LMS （Least mean square ，最小均方）算法。

6、快速的指令周期由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令以及集成电路的优化设计，使指令周期可在20ns 以下。

如：TMS320C54x 的运算速度为200MIPS ，即200百万条/秒。

7、硬件配臵强新一代的DSP 芯片具有较强的接口功能，除了具有串行口、定时器、主机接口（HPI ）、DMA 控制器、软件控制的等待状态发生器等片内外设外，还配时钟取指令指令译取操作执行指图1-2 四级流水线操作 ∑==n i i i x a y 1有中断处理器、PLL、片内存储器、测试接口等单元电路，可以方便地构成一个嵌入式自封闭控制的处理系统。

8、省电管理和低功耗DSP功耗一般为0.5～4W，若采用低功耗技术可使功耗降到0.25W，可用电池供电，适用于便携式数字终端设备。

9、支持多处理器结构为了满足多处理器系统的设计，许多DSP芯片都采用支持多处理器的结构。

如：TMS320C40提供了6个用于处理器间高速通信的32位专用通信接口，使处理器之间可直接对通，应用灵活、使用方便。

※§1.7 选择DSP芯片需考虑的因素1、DSP芯片的运算速度指令周期：执行一条指令所需要的时间，通常以ns（纳秒）为单位。

MAC时间：一次乘法和一次加法的时间。

大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。

FFT执行时间：运行一个N点FFT程序所需时间。

由于FFT运算在数字信号处理中很有代表性，因此FFT运算时间常作为衡量DSP芯片运算能力的一个指标。

MIPS：每秒执行百万条指令。

MOPS：每秒执行百万次操作。

MFLOPS：每秒执行百万次浮点操作。

BOPS：每秒执行十亿次操作。

2、DSP芯片的价格如果采用价格昂贵的DSP芯片，即使性能再好，其应用范围也受到一定限制，尤其是民用产品。

3、DSP芯片的硬件资源不同DSP芯片所提供的硬件资源不同，如片内RAM、ROM的数量，外部可扩展的程序和数据空间，总线接口、I/O接口等。

4、DSP芯片的运算精度一般的定点DSP芯片字长为16位，少数24位。

浮点芯片的字长一般为32位，累加器为40位。

5、DSP芯片的开发工具在DSP系统的开发过程中，如果没有开发工具的支持，要想开发一个复杂的DSP系统几乎是不可能的。

功能强大的开发工具，可使开发时间大大缩短。

6、DSP芯片的功耗便携式的DSP设备、手持设备、野外应用的DSP设备等对功耗有特殊的要求。

7、其他因素除了上述因素外，还要考虑到封装形式、质量标准、供货情况、生命周期等。

第二章TMS320C54x基本结构§2.2 总线结构TMS320C54x DSP采用改进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。

TMS320C54x DSP采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。

独立的程序总线和数据总线允许CPU同时访问程序指令和数据。

1条程序总线（PB）：用于从程序存储区提取指令和常数，其中存放在程序存储区中的常数叫做立即数操作数。

3条数据总线（CB、DB和EB）：连接各个组成部分，例如CPU、数据地址产生逻辑（DAGEN）、程序地址产生逻辑（PAGEN）、片上外设和存储器等。

CB和DB传送从数据存储器读出的操作数；EB总线传送要写入到存储器中的数据；4条地址总线（PAB、CAB、DAB和EAB）：传送执行指令所用的地址。

§2.3中央处理单元（CPU）§2.3.1 算术逻辑单元（ALU）3、溢出处理由于定点数的表示范围是一定的，因此在进行定点数的加法和减法运算时，其结果就有可能出现超过数值表示范围的情况，这种现象称为溢出。

所谓上溢出，就是超过了ALU的上限，下溢出就是超出了ALU的下限。

在进行定点运算时，必须考虑溢出的处理方法。