蔡觉平老师西电Verilog HDL上机大作业(硬件描述语言)_微电子学院
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《Verilog HDL 数字集成电路设计原理与应用》上机作业
班级：******* 学号：******* 姓名：*******
题目1：数字集成电路的verilog HDL 描述与仿真。 要求：（1）学习使用Modelsim 设计和仿真软件； （2）练习教材7.2.1中的例子；
（3）掌握设计代码和测试代码的编写； （4）掌握测试仿真流程；
（5）掌握Modelsim 软件的波形验证方式。
解答：
题目2： 简述begin-end 语句块和fork-join 语句块的区别，并写出下面信号对应的程序代码
A B
解答：
（1）begin-end语句块和fork-join语句块的区别：
1、执行顺序：begin-end语句块按照语句顺序执行，fork-join语句块所有语句均在同一时刻执行；
2、语句前面延迟时间的意义：begin-end语句块为相对于前一条语句执行结束的时间，fork-join语句块为相对于并行语句块启动的时间；
3、起始时间：begin-end语句块为首句开始执行的时间，fork-join语句块为转入并行语句块的时间；
4、结束时间：begin-end语句块为最后一条语句执行结束的时间，fork-join语句块为执行时间最长的那条语句执行结束的时间；
5、行为描述的意义：begin-end语句块为电路中的数据在时钟及控制信号的作用下，沿数据通道中各级寄存器之间的传送过程。fork-join语句块为电路上电后，各电路模块同时开始工作的过程。
（2）程序代码：
Begin-end语句：
module initial_tb1；
reg A,B;
initial
begin
A=0;B=1;
#10 A=1;B=0;
#10 B=1;
#10 A=0;
#10 B=0;
#10 A=1;B=1;
end
endmodule
Frk-join语句：
module wave_tb2;
reg A,B;
parameter T=10;
initial
fork
A=0;B=1;
#T A=1;B=0;
#(2*T) B=1;
#(3*T) A=0;
#(4*T) B=0;
#(5*T) A=1;B=1;
join
endmodule
题目3. 分别用阻塞和非阻塞赋值语句描述如下图所示移位寄存器的电路图。
解答：
（1）阻塞赋值语句
module block2(din,clk,out0,out1,out2,out3);
input din,clk;
output out0,out1,out2,out3;
reg out0,out1,out2,out3;
always@(posedge clk)
begin
out0=din;
out1=out0;
out2=out1;
out3=out2;
end
endmodule
（2）非阻塞赋值语句
module non_block1 (din,clk,out0,out1,out2,out3);
input din,clk;
output out0,out1,out2,out3;
reg out0,out1,out2,out3;
always@(posedge clk)
begin
out0<=din;
out1<=out0;
out2<=out1;
out3<=out2;
end
endmodule
题目4：设计16位同步计数器
要求：（1）分析16位同步计数器结构和电路特点；
（2）用硬件描述语言进行设计；
（3）编写测试仿真并进行仿真。
解答：
（1）电路特点：同步计数器的时间信号是同步的；每当到达最高计数后就会重新计数。（2）程序代码：
module comp_16 (count, clk, rst );
output [15:0] count;
input clk,rst;
reg [15:0] count;
always @ (posedge clk)
if (rst)count<=16'b0000000000000000;
else
if (count==16'b1111111111111111)
count<=16'b0000000000000000;
else
count<=count+1;
endmodule
（3）仿真代码：
module comp_16_tb;
wire [15:0] count;
reg clk,rst;
comp_16 U1 (count, clk, rst );
always #1 clk=~clk;
initial
begin
clk=0;rst=0;
#1 rst=1;
#10 rst=0;
#10 rst=1;
#10 rst=0;
#99999 $finish;
end
endmodule
题目5. 试用Verilog HDL门级描述方式描述如下图所示的电路。