2014《数字逻辑设计》半期考试-试题及参考答案

合集下载

《数字逻辑》练习题1

《数字逻辑》练习题1

《 数字逻辑 》测试题一、填空题1. 设计同步时序逻辑电路时,若有6个状态,至少需要选用( )个触发器2. (189)10=( )23. (391)10=( )8421BCD 码4. 10(67.9)=( )25. 将改写成最大项表达式为( )6.的对偶函数是( )二、判断改错题1. 若(A,B )为等效状态对,(B,C )也为等效状态对,则(A,B,C )构成一个等效类。

( )2. F(A,B,C)=Σm(1,3,4)=ПM(0,2,5,6,7)3. 时序逻辑电路均包含有触发器。

( )4. 触发器是构成各种复杂数字系统的一种基本逻辑单元( )5. 脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。

( )6. 若逻辑变量a 和b 满足ab=a+b ,则a=b ( )6. 脉冲异步电路也可以看成是特殊的电平异步电路( )7.判断两个逻辑函数是否相等,通常有两种方法,一种是列出输入变量所有可能的取值的组合;另一种是逻辑代数的公理,定理和规则证明。

( )8.描述逻辑函数常用方法有逻辑表达式、真值表、卡诺图。

( )9.将逻辑函数表达式F 中所有的“·”变成“+”,“+”变成“·”,“0”变成“1”,“1”变成“0”F 的反函数,这一规则称为反演规则。

( )10.2421码的1011,其权展开式为3。

( )三、用公式对下列表达式化简成最简“与或”式 1、))()()((),,,(D C A C B C A B A D C B A F +++++=2、))((),,,(B A C B A C B A D C B A F +++++=3. K=∑m(03,4,5)·∑m(3,5)四、已知函数表达式,试完成下面小题1.用卡诺图求解函数的最简“或与”表达式2.将该函数表达式用PLA阵列加以实现。

2014年PLD习题集(含参考答案)数字系统设计

2014年PLD习题集(含参考答案)数字系统设计

第1章习题1.1 名词解释PROM CPLD FPGA ASICJTAG边界扫描FPGA/CPLD编程与配置逻辑综合PAL EDA GAL IP-CORE ISP ASIC RTL FPGA SOPC CPLDIP-CORE SOC和SOPC EDA/CAD1.2 现代EDA技术的特点有哪些?采用HDL描述、自顶向下、开放标准、具有完备设计库1.3 什么是Top-down设计方式?(P4)1.4 数字系统的实现方式有哪些?各有什么优缺点?74LS系列/4000系列常规逻辑门设计:设计难度大、调试复杂采用CPLD/FPGA等可编程器件来设计:用HDL描述、设计难度小、调试仿真方便,开发费用低,但单位成本较高,适合小批量应用专用集成电路设计:设计掩模成本高,适合大批量应用1.5什么是IP复用技术?IP核对EDA技术的应用和发展有什么意义?(P5)IP可重复使用的一种功能设计,可节省设计时间、缩短开发周期,避免重复劳动为大规模SOC设计提供开发基础、和开发平台。

1.6 用硬件描述语言设计数字电路有什么优势?优势:可进行行为级、RTL级、门级多层面对电路进行描述、可功能仿真时序分析,与工艺无关。

1.8 基于FPGA/CPLD的数字系统设计流程包括哪些步骤?(P8 图1.7)1.9 什么是综合?常用的综合工具有哪些?HDL→RTL→门级→网表的描述转换过程ALTERA:MAX-PLUSII,Quartus, Xilinx:ISE , Lattice: ispLERVER1.10 功能仿真与时序仿真有什么区别?功能仿真不考虑器件延时,而时序分析必须考虑在不同器件中的物理信号的延时1.11 数字逻辑设计描述分哪几个层级,各有什么特点。

1.12、为何任意组合逻辑电路可用通用的与阵列、或阵列组合来实现。

可表示为布尔代数方程,由乘积项的和表示1.13 FPGA与CPLD在实现方式或内部结构上的主要区别查表、与或阵列1.14 VerilogHDL与计算机程序设计语言主要区别(描述并行电路行为或结构、描述的串行指令流)1.15 简述“逻辑综合”功能作用。

《数字逻辑电路》试题及参考答案

《数字逻辑电路》试题及参考答案

《数字逻辑电路》在线作业参考资料一、单选题1. 一位8421BCD计数器,至少需要(B)个触发器A 3B 4C 5D 102. 在(A)的情况下,函数运算的结果是逻辑“1”A全部输入是“0” B任一输入是“0” C任一输入是“1” D全部输入是“1”3. 表示两个相邻脉冲重复出现的时间间隔的参数叫(A )A.脉冲周期B.脉冲宽度C.脉冲前沿D.脉冲后沿4. 只能读出不能写入,但信息可永久保存的存储器是(A)A.ROMB.RAMC.RPROMD.PROM5. 在(D)的情况下,函数Y=AB运算的结果不是逻辑“0”。

A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”6. 下列哪些信号一定不属于数字信号(A)A.正弦波信号B.时钟脉冲信号C.音频信号D.视频图像信号7. 在(B)的情况下,函数Y=/(AB)运算的结果不是逻辑“0”。

A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”8. 符合六变量m5的相邻最小项,有下列(C )说法成立A. 共有5 个相邻最小项B. m0、m4、m7、m13是它的相邻项C. 共有6 个相邻最小项D. m4、m21、m13、m38是它的相邻项9. 下列器件中,属于时序部件的是(A)A.计数器B.译码器C.加法器D.多路选择器10. 在n变量的逻辑函数F中,有(C )A. 若mi为1,则Mi也为1B. 若F所有mi为0,则F为1C. 若F所有Mi为1,则F为1D. F的任一最小项标记为mni( i = 1~2n )11. 半加器的逻辑功能是(A)A. 两个同位的二进制数相加B. 两个二进制数相加C. 两个同位的二进制数及来自低位的进位三者相加D. 两个二进制数的和的一半12. 1路—4路数据分配器有(A)A.一个数据输入端,两个选择控制端,四个数据输出端B.四个数据输入端,两个选择控制端,一个数据输出端C.一个数据输入端,一个选择控制端,四个数据输出端D.四个数据输入端,一个选择控制端,一个数据输出端13. 全部的最小项之和恒为(B)A.0B.1C.0或1D.非0非114. 对于四变量逻辑函数,最小项有(D)个A.0B.1C.4D.1615. 逻辑表达式A+BC=( C )A. ABB. A+CC. (A+B)(A+C)D. B+C16.在(A)的情况下,函数运算的结果不是逻辑“1”A全部输入是“0” B 任一输入是“0”C任一输入是“1” D全部输入是“1”17. 十进制数25用8421BCD码表示为(B )。

数字逻辑题目及答案

数字逻辑题目及答案

1.表示任意两位无符号十进制数至少需要()二进制数。

A.6 B.7 C.8 D.92.余3码10001000对应的2421码为()。

A.01010101 B.10000101 C.10111011 D. 11101011 3.下列四个数中与十进制数(72)10相等的是( ) A.(01101000)2 B.(01001000)2C.(01110010)2D.(01001010)24.某集成电路芯片,查手册知其最大输出低电平UOLmax=0.5V,最大输入低电平UILmax=0.8V,最小输出高电平UOHmin=2.7V,最小输入高电平UIHmin=2.0V,则其高电平噪声容限UNH=( ) A.0.3V B.0.6V C.0.7V D.1.2V5.标准或-与式是由()构成的逻辑表达式。

A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6、对于TTL或非门多余输入端的处理,不可以()。

A、接电源B、通过0.5kΩ电阻接地C、接地D、与有用输入端并联7.下列四种类型的逻辑门中,可以用()实现三种基本逻辑运算。

A. 与门B. 或门C. 非门D. 与非门8.以下电路中可以实现线与功能的有()。

A.与非门B.三态输出门C.传输门D.漏极开路门9.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为()。

A.JK=00 B. JK=01 C. JK=10 D. JK=1110.设计一个四位二进制码的奇偶校验器,需要()个异或门。

A.2 B. 3 C. 4 D. 511.相邻两组编码只有一位不同的编码是( )A.2421BCD码 B.8421BCD码 C.余3码 D.循环码12.下列电路中,不属于时序逻辑电路的是( )A.计数器 B.全加器 C.寄存器 D.RAM13.一个4位移位寄存器,现态为0111,经右移1位后其次态为( )A.0011或1011 B.1101或1110C.1011或1110D.0011或111114.为了将正弦信号转换成与之频率相同的脉冲信号,可采用( ) A.多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器15.一个6位地址码、8位输出的ROM,其存储矩阵的容量为( )bit.A.64×8 B.48 C.256 D.816.某8位DAC,当输入全为1时,输出电压为5.10V,当输入D=(10000000)2时,输出电压为( )A.5.10V B.2.56V C.1.28V D.都不是17.PROM是一种__________可编程逻辑器件。

2014年《数字逻辑设计与应用》半期试卷

2014年《数字逻辑设计与应用》半期试卷

电子科技大学2013-2014学年第二学期“数字逻辑设计及应用”课程考试题(半期)(120分钟)考试日期 2014年 月 日I. To fill the answers in the “( )” ( 2’ X 15 = 30 )1. Given ∑=ABCF )5,4,1(, then ABC F ∏=( 0,2,3,6,7 ),F =A ’∑BC( 1 )+A∑BC( 0,1 ).2. ( 1001 0011 )8421BCD =( 1111 0011 )2421BCD .3. ( 0101 1101 )2=( 0111 0011 )Gray .4. Open-drain output has two states without if there is no pull up resistor: Low and ( Hi-Z ).5. A two’s -complement =0110 1010, C one ’s -complement =1111 1011, [A-C]two’s -complement =( 0110 1110 ). Is it overflow for [A-C]two’s -complement ? (Yes or No) [ No ]6. XOR gate in positive logic level is equivalent to ( XNOR ) gate in negative logic level.7. Five variables can make ( 32 ) minterms. The sum of all the minterms must be ( 1 ).8. If the function ∑=ABCF )6,3,2,1(, then ∑=ABC F '( 0, 4, 5, 7 ).9. If the information bits are 1001 0010, the check bit is ( 0 ) for odd-parity. 10. To make 2014 code-words, ( 11 ) bits should be used at least.11. Given the circuit shown in Figure 1, its output expression F=( (b(a+c)+ac)’ ).Figure 1II. There is only one correct answer in the following questions.( 3’ X 10=30 )1. Which of the following codes has the self-complement property? ( D)A. GrayB. BiquinaryC. 8421BCDD. Excess-32. Which of the following 2-input gates can form a complete set of logic gates? ( B )A. ORB. NORC. XORD. XNOR(或非门构成逻辑门完全集的示意图)3. Which of the following gates is equivalent to XNOR? ( A)A. B. C. D.4. Which of the following connection is correct? ( C)A. B. C. D.5. Which of the following expressions has no hazard? ( B)A. F=W•Y+W’•Z’+X•Y’•ZB. F=W•Y+W’•Z’+Y•Z’C. F=W•Y+W’•Z’+X•Y’•Z+Y•Z’D. F=W•Y+W’•Z’+X•Y’•Z+W’•X•Y’6. Which of the following statements is correct? ( D)A. The duality of the minimal sum expression is its minimal product.B. The minimum sum-of-product expression has no static-1 hazard.C. The canonical sum must have hazard.D. The minimum sum-of-product expression has no static-0 hazard. 7. The minimum sum of product for AB+A ’C+BCDEFGH is ( A ).A. A •B+A ’•CB. A ’•B+A •CC. A •B+A ’•C+B •CD. A •B+A ’•C+B •C8. Given A=(0011 1111 . 0100)2, its equivalent values for A 10 and A 16 are ( B ) A. (96.58)10, (60.94)16 B. (63.25)10, (3F.4)16C. (96.58)10, (60.49)16D. (63.25)10, (3F.94)169. Given the timing diagram as shown in Figure 2, the output function is ( A ). A. ∑=xyzf )7,6,5,3( B. ∑=xyz f )4,2,1,0( C. ∑=xyz f )6,2,1,0( D. ∑=xyz f )7,2,1,0(Figure 210. A self-dual logic function is a function such that F=F D . Which of the following functions is self-dual? ( C )A. ∑=xyzF )7,5,2,1( B. F=X ’•Y •Z ’+X •Y ’•Z ’+X ’•ZC. F=X •Y+X •Z+Y •ZD. )4,3,0(xyz F ∏=III. Combinational Circuit Analysis And Design: [40’]1.Given F(A,B,C,D)= (B⊕C⊙(B•C))+A’•D•(B•C)’, the “Don’t Care”input combinations is=∑. Simplify the logic function F(A,B,C,D) into the F(A,B,C,D)d(10,11,12,13,14,15)minimal sum using Karnaugh map, and write out NAND-NAND logic expression of the minimal sum. (8’)参考评分标准:1.填写F的卡诺图正确4分,d占1分,错一格扣0.5分,扣完为止;2.化简的表达式正确3分,错一个乘积项扣1分;F minimal-sum (A,B,C,D)=B/C/+B/D+C/D3.“与非-与非“表达式正确1分F NAND-NAND (A,B,C,D)= [(B/C/)/(B/D)/(C/D)/]/2. A combinational circuit is shown as below. (8’)(1) Write out the sum-of-product expression of output F(W,X,Y,Z) for the circuit.(2) Analysis all conditions that the static hazard may exit for the circuit, and indicate types of static hazard.(3)Write out the minimal sum of output F(W,X,Y,Z) for the hazard-free.参考评分标准:1. 原始的积之和表达式正确3分 ,只要是积之和形式就算对,不管是否为原始积之和,错一个(多一个或少一个)乘积项扣一分,扣完为止;F(W,X,Y,Z)=WX/Y/+XY/Z+XY2.指出所有静态冒险存在的条件2分,指出静态冒险类型1分。

数字逻辑试卷及答案

数字逻辑试卷及答案

数字逻辑试卷及答案0(共5页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意:1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。

请监考老师负责监督。

2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。

3.本试卷满分100分,答题时间为90分钟。

4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。

一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中,最大的数是 。

[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为 。

[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中,可以产生脉冲定时。

[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较,其差异在于后者。

[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于。

[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题,每小题3分,共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

数字逻辑设计基础答案 (第1-13章)

数字逻辑设计基础答案 (第1-13章)

解:十进制数转换成二进制数时,整数部分和小数部分需要分别进行转换。其中,整数 部分除 10 取余法,逆序排列。小数部分乘 10 取整法,顺序排列。 (小数取 5 位) (1) (357)10 =(101110111)2 (3) (0.954)10 =(0.11110)2 (2) (54.369)10 =(110110.01011)2 (4) (54)10 =(110110)2
[题 2-2] 将下列二进制数转换成十进制数 (1) (101000)2 (3) (0.10011)2 律累加。 (1) (101000)2 = 1×2 +1×2 =(40)10 (2) (11001.01)2 = 1×2 +1×2 +1×2 +1×2 (3) (0.10011)2 = 1×2 +1×2 +1×2
ARI 地址寄存器 地址线 ( MAR ) ABUS
存储器
dbus 内部数据总线
(M )
外部数据总线
累加器(A ) AO AI ALU
PCI
程序计数器 ( PC) CLK DRO DRI
DBUS
指令寄存器 ( IR) 和译码器 IRI 节拍发生器
SUMI
译码显示
时钟信号源
数据寄存器 (DR)
操 作 控 制 器
(1) (0.110101)2 →(0.1101010)原 →(0.1101010)反 →(0.1101010)补 (2) (0.0000)2 →(0.0000000)原 →(0.0000000)反 →(0.0000000)补 (3) (-10110)2 →(10010110)原 →(11101001)反 →(11101010)补
[题 2-5] 将下列二进制数转换成八进制数和十进制数 (1) (10110100101)2 (3) (0.101110011)2 解: (1) (10110100101)2 =(5515)8 = (2893)10 (2) (100110101.10101)2 =(465.52)8 = (309.65625)10 (3) (0.101110011)2 =(0.563)8 = (0.65625)10 (4) (1011001.101011)2 =(131.53)8 = (89.671875)10 [题 2-6] 将下列十进制数转换成 8421BCD 码、5211 BCD 码和余三 BCD 码 (1) (76)10 (3) (0.912)10 解: (1) (76)10 =(111 0110)8421BCD =(1100 1001)5211BCD =(1010 1001)余三 BCD (2) (167.358)10 =(1 0110 0111.0011 0101 1000)8421BCD =(1 1010 1011.0101 1000 1101)5211BCD =(0100 1001 1010. 0110 1000 1011)余三 BCD (3) (0.912)10=(0. 1001 0001 0010)8421BCD =(0. 1111 0010 0100)5211BCD =(0. 1100 0100 0101)余三 BCD (4) (64.51)10 =(0110 0100. 0101 0001)8421BCD =(1010 0111.1000 0010 )5211BCD =(1001 0111. 1000 0100)余三 BCD [题 2-7] 将下列 8421BCD 码、5211 BCD 码和余三 BCD 码转换成十进制数 (1) (10010100.001)8421BCD (3) (10110001010.1011)5211BCD 解: (1) (1001 0100.001)8421BCD =(94.2)10 (2) (1 0011 0100.0110 1)5421BCD =(134.65)10 (3) (101 1000 1010.1011)5211BCD =(356.7)10 (4) (1011 0100.101)余三 BCD =(81.2)10 [题 2-8] 写出下列各数的原码、反码和补码 (1) (0.110101)2 (3) (-10110)2 解:原码的编码规律可概括为:正数的符号位用 0 表示,负数的符号位用 1 表示,数位 部分则和真值完全一样。 反码又称为“对 1 的补数”,对于正数,反码和原码相同,对于负数,是将原码数位部分 按位求反。 补码的表示:正数的补码与原码相同,负数的补码符号位为 1,数值位是将原码按位取 反后末位加 1。 (以 8 位二进制数为基准进行表示) (2) (0.0000)2 (2) (100110100.01101)5421BCD (4) (10110100.101)余三 BCD (2) (167.358)10 (4) (64.51)10 (2) (100110101.10101)2 (4) (1011001.101011)2

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案一、填空:(每空1分,共20分)1、(20.57)8=(10.BC)162、(63.25)10=(111111.01)23、(FF)16=(255)104、[X]原=1.1101,真值X=-0.1101,[X]补=1.0011。

5、[X]反=0.1111,[X]补=0.1111。

6、-9/16的补码为1.0111,反码为1.0110。

7、已知葛莱码1000,其二进制码为1111,已知十进制数为92,余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态。

9、逻辑代数的基本运算有三种,它们是_与_、_或__、_非_。

10、FAB1,其最小项之和形式为_。

FA B AB11、RS触发器的状态方程为_Q n1SRQ n_,约束条件为SR0。

12、已知F1AB、F2ABAB,则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。

(5分)答:(1)、由实际问题列状态图(2)、状态化简、编码(3)、状态转换真值表、驱动表求驱动方程、输出方程(4)、画逻辑图(5)、检查自起动2、化简FABABCA(BAB)(5分)答:F03、分析以下电路,其中RCO为进位输出。

(5分)答:7进制计数器。

4、下图为PLD电路,在正确的位置添*,设计出FAB函数。

(5分)15分注:答案之一。

三、分析题(30分)1、分析以下电路,说明电路功能。

(10分)解:XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。

以上8分2、分析以下电路,其中X为控制端,说明电路功能。

(10分)解:FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以:X=0完成判奇功能。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1. Given F(A,B,C,D)= (B⊕C ⊙ B·C)+A’·D·(B·C)’, the constraint condition is A·(B+C)=0. Simplify the logic function F(A,B,C,D) into the minimal sum using Karnaugh map, and write out NAND-NAND logic expression of the minimal sum. (8’)
A. Gray
B. Biquinary
C. 8421BCD
D. Excess-3
2. Which of the following 2-input gates can form a complete set of logic gates? ( B )
A. OR
B. NOR
C. XOR
D. XNOR
3. Which of the following gates is equivalent to XNOR? ( A )
(2)电路图输入正确得 2 分,输出正确得 2 分,错一处扣 0.5 分,扣完为止。 【答题提示:从第(1)小题写出的表达式可以看出,公因子是 U’W’Z,因此有
F(U,V,W,X,Y,Z) = U’W’Z (V’ X’Y+V’XY’+ V’XY+VX’Y+VXY) 】
4. A combinational circuit is shown as below, which contains two 74x148 priority encoder and
self-dual? ( C
)
A. F (1,2,5,7) xyz
B. F = X’·Y·Z’+X·Y’·Z’+X’·Z
C. F = X·Y+X·Z+Y·Z
D. F xyz (0,3,4)
III. Combinational Circuit Analysis And Design: [40’]
5. A two’s-complement = 0110 1010, C one’s-complement = 1111 1011, [A-C]two’s-complement = ( 0110 1110 ). Is it overflow for [A-C]two’s-complement? (Yes or No) [ No ]
参考评分标准: (1)填写 F 的卡诺图正确得 4 分,其中 d 占 1 分,错一格 扣 0.5 分,扣完为止。
(2)化简的表达式正确得 3 分,错一个乘积项扣 1 分。
Fminimal-sum (A,B,C,D) = B’C’+B’D+C’D
(3)“与非-与非”表达式正确得 1 分。
FNAND-NAND (A,B,C,D) = [(B’C’)’(B’D)’(C’D)’]’
(3)无冒险的最小和表达式正确得 2 分,错一个(或多一个或少一个)乘积项扣 0.5 分, 扣完为止。
F hazard-free (W,X,Y,Z) = WX’Y’+WY’Z+XY+XZ
3. U,V,W,X,Y,Z (3,5,7,19,23) using only a 74x138 and a NAND gate. (6’)
8. If the function F
(1,2,3,6) , then F'
( 0, 4, 5, 7 ).
ABC
ABC
9. If the information bits are 1001 0010, the check bit is ( 0 ) for odd-parity.
10. To make 2014 code-words, ( 11 ) bits should be used at least. 11. Given the circuit shown in Figure 1, its output expression F = (a’b’+a’c’+b’c’ 或 (b(a+c)+ac)’ ).
(1) Write out the canonical sum expression of F(U,V,W,X,Y,Z). (2) Draw the logic diagram.
参考评分标准:
(1)F 的标准和表达式正确得 2 分,错一项扣 0.5,扣完为止。
F(U,V,W,X,Y,Z) = U’V’W’X’YZ + U’V’W’XY’Z + U’V’W’XYZ + U’VW’X’YZ + U’VW’XYZ
C. F=W·Y+W’·Z’+X·Y’·Z+Y·Z’ D. F=W·Y+W’·Z’+X·Y’·Z+W’·X·Y’
6. Which of the following statements is correct? ( D )
A. The duality of the minimal sum expression is its minimal product.
+ X9_L·X8_L·X7_L·X6_L·X5_L·X4_L’ Y1 = X9_L·X8_L·X7_L’ + X9_L·X8_L·X7_L·X6_L’
+ X9_L·X8_L·X7_L·X6_L·X5_L·X4_L ·X3_L’ + X9_L·X8_L·X7_L·X6_L·X5_L·X4_L ·X3_L·X2_L’ Y0 = X9_L’ + X9_L·X8_L·X7_L’ + X9_L·X8_L·X7_L·X6_L·X5_L’ + X9_L·X8_L·X7_L·X6_L·X5_L·X4_L’ + X9_L·X8_L·X7_L·X6_L·X5_L·X4_L ·X3_L·X2_L ·X1_L’
B. The minimum sum-of-product expression has no static-1 hazard.
C. The canonical sum must have hazard.
D. The minimum sum-of-product expression has no static-0 hazard.
参考评分标准: (1)真值表正确得 6 分,错一行扣 1 分,扣完为止。
(2)电路功能描述正确得 2 分: 8421 BCD 优先编码器 (只写 BCD,未写 8421 的扣 1 分)
或者,写出正确的输出逻辑表达式也算正确: Y3 = X9_L’ + X9_L·X8_L’ Y2 = X9_L·X8_L·X7_L’ + X9_L·X8_L·X7_L·X6_L’ + X9_L·X8_L·X7_L·X6_L·X5_L’
A. f (3,5,6,7) B. f (0,1,2,4) C. f (0,1,2,6) D. f (0,1,2,7)
xyz
xyz
xyz
xyz
Figure 2
10. A self-dual logic function is a function such that F=FD. Which of the following functions is
A.
B.
C.
D.
4. Which of the following connection is correct? ( C
)
A.
B.
C.
D.
5. Which of the following expressions has no hazard? ( B
)
A. F=W·Y+W’·Z’+X·Y’·Z
B. F=W·Y+W’·Z’+Y·Z’
6. XOR gate in positive logic level is equivalent to ( XNOR ) gate in negative logic level.
7. Five variables can make ( 32 ) minterms. The sum of all the minterms must be ( 1 ).
参考评分标准: (1)表达式正确得 3 分,只要是正确的积之和形式就算对,不管是否为原始积之和,错一 个(或多一个或少一个)乘积项扣 1 分,扣完为止:
F(W,X,Y,Z) = WX’Y’+XY’Z+XY
(2)指出所有静态冒险及存在的条件得 2 分,其中指出静态冒险类型 1 分,具体如下: 当 W=Z=1,Y=0,X 变化时(1 分),存在静态 1 冒险(0.5 分) 当 X=Z=1,Y 变化时(1 分),存在静态 1 冒险(0.5 分) (只要描述正确就得分,不一定要画卡诺图。)
some gates. Input X9_L has the highest priority, and X0_L has the lowest priority.
(8’)
(1) List out the truth table for the circuit.
(2) Indicate the logic function of the circuit.
5. Design a converter circuit of Binary code (B3 B2 B1 B0) to Gray code (G3 G2 G1 G0) using only one 74x157 and some gates. Please select B2 as the selection input of 74x157. Please (1) Write out the four logic expressions of output G3, G2, G1, G0. (2) Draw the logic diagram.
相关文档
最新文档