某航电系统RapidIO网络驱动设计与实现
一种RapidIO交换网络配置方法的设计与实现
一种RapidIO交换网络配置方法的设计与实现石海洋【期刊名称】《航空计算技术》【年(卷),期】2012(042)002【摘要】RapidIO技术主要面向高性能的嵌入式系统互连通信,具有比以太网、PCIE更高的传输效率,能够为嵌入式系统提供一种可靠、有效的互连通信.介绍了RapidIO网络的组成以及交换的基本原理及RapidIO交换网络的配置方法,并且通过实例分析,实现了RapidIO交换网络的配置.%RapidIO technology mostly orient to high - performance interconnect communication of embedded system. It has a high efficiency transmission compared with Ethernet network or PCIE,and provides a credible and effective interconnect communication. This paper firstly introduced the component and the basic communicate principle of RapidIO network, then displayed the methods of RapidIO network configuration, Lastly, completed RapidIO network configuration at concrete application condition.【总页数】3页(P132-134)【作者】石海洋【作者单位】中航工业西安航空计算技术研究所,陕西西安710068【正文语种】中文【中图分类】TP336【相关文献】1.基于星型结构的RapidIO交换网络配置方法研究 [J], 杨玻;王婷;朱守园;孙志颖2.基于 RapidIO 总线通信系统交换单元的设计与实现 [J], 杨春顺3.基于RapidIO技术的网络交换板卡的设计与实现 [J], 王维;刘垚;孔超;蔡惠智4.基于FCoE和RapidIO的高速数据交换网设计与实现 [J], 贺琨; 刘旭波; 刘毅; 梁超; 郭日成5.基于RapidIO的星载交换机的设计与实现 [J], 孟繁成; 乔庐峰; 陈庆华因版权原因，仅展示原文概要，查看原文内容请购买。
基于RapidIO总线的机载显示器通信系统设计与实现
39网络通信技术Network Communication Technology电子技术与软件工程Electronic Technology & Software Engineering1 概述传统航空显示器通信系统中一般为单主机通信，不支持热备份冗余功能，一旦出现故障，其系统可靠性和稳定性往往得不到有效地保障。
鉴于此，本文采用基于Tsi578交换机的四级RapidIO 总线交叉级联结构，并设计实现了一种深度优先结合分级交换机端口升序处理的自适应动态递归遍历方法，该方法能够有效地实现对多级RapidIO 总线级联系统进行枚举，在其中一个通信主机出现故障后，备份主机能够接替原通信主机进行工作,并具备对系统通信主机热复位操作及动态修改各级交换机路由信息，实现航空显示器通信主机备份和通信路径冗余功能，极大地提高了系统的可靠性和稳定性。
2 系统架构基于RapidIO 总线的显示器系统架构如图1所示，系统包含DCM1、DCM2、GPM1、GPM2和四个Tsi578交换机，其中DCM 为通信计算机主机（DCM2作为备份主机）与两块GPM （图形产生板）进行数据传输，DCM 采用MPC8548E 作为主通信处理器，GPM 采用MPC8640作为主通信处理器。
系统通过Tsi578构建形成星型与环形RapidIO 总线，其中DCM1默认为RpaidIO 主机，如果DCM1出现故障，则自动由DCM2接替DCM1工作。
通过设计相应枚举算法对整个RapidIO 总线进行枚举，支持RapidIO 总线和路由表动态变化和主机（DCM1）与备份主机（DCM2）切换枚举。
MPC8548E 与MPC8640内部集成RapidIO 总线控制器，其中RapidIO 总线控制器支持x1/x4模式，传输速率可为1.25Gb 、2.5Gb 和3.125Gb ，支持消息和门铃机制，消息单元支持存储地址寄存器最大长度4KB 的消息。
Tsi578交换芯片有8个媒体访问控制器（MAC ）组成16个SRIO 端口，16个端口按奇偶端口划分成对，在4x 串行模式下最多支持8个端口，在1x 串行模式下最多支持16个端口，各端口速率可单独设置，每个端口具有灵活的测试特性包含若干回环模式和位错误率测试。
基于RapidIO控制符产生单元设计与实现
ｐ ｉ ｐ ｅ ｌ ｉ ｎ ｅ ，ｔ ｈ ｅ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｓ ｙ ｍｂ ｏ ｌ ｉ ｓ ｄ ｅ ｃ ｏ ｍｐ ｏ ｓ ｅ ｄ ａ ｎ ｄ ｃ ｒ ｅ ａ ｔ ｅ ｄ ａ ｃ ｃ ｏ ｒ ｄ ｉ ｎ ｇ ｔ ｏ ｔ ｈ ｅ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ｓ ｏ ｆ ｄ ｉ ｆ ｅ ｒ ｅ ｎ ｔ ｉ ｆ ｅ ｌ ｄ ｓ ，ｗ ｈ ｉ ｃ ｈ ｃ ａ ｎ ｂ ｅ ｃ ｏ ｍｂ ｉ ｎ ｅ ｄ ｐ ａ ｒ ａ ｌ —
ｌ ｅ ｌ ｌ ｙ ｉ ｎ ｔ ｈ ｅ ｅ ｎ ｄ．Ｔ ｈ ｅ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｒ ｅ ｓ ｕ ｌ ｔ ｓ ｓ ｈ ｏ ｗ ｔ ｈ ａ ｔ ｕ ｎ ｄ ｅ ｒ ｔ ｈ ｅ Ｒａ ｐ ｉ ｄ ｌ Ｏ ２． ２ ｓ ｐ ｅ ｃ ｉ ｉ ｆ ｃ ａ ｔ ｉ ｏ ｎ ｏ ｕ ｒ ｄ ｅ ｓ ｉ ｇ ｎ ｃ ａ ｎ ｃ ｒ ｅ ａ ｔ ｅ ｔ ｈ ｅ ｒ ｉ ｇ ｈ ｔ ｃ ｏ ｎ ｔ：Ａ Ｏ ＯＩ ： １ ０． １ ６ １ ５ ７ ／ ｊ ． ｉ ｓ ｓ ｎ ． ０ ２ ５ ８ — ７ ９ ９ ８ ． ２ ０ １ ５ ． １ １ ． ０ １ ３
能 字段 拆 分 ， 采 用 流 水 线 设 计 的 方 法 将 各 个 字 段 内部 分 别 流 水 产 生 ， 最 终并 行 实现 。仿真 结果 表 明 ， 本设 计在 Ｒ ａ ．
摘
要 ：针 对 Ｒ ａ ｐ ｉ ｄ ｌ Ｏ ＿ ２ ． ２协 议 进 行 开 发 ， 设 计 并 实 现 了该 协 议 的 控 制 符 产 生 单 元 。 本 设 计 将 控 制 符 根 据 不 同 的 功
２ ． ２规 范 下 ， 可 以 实现 正 确 快 速 产 生控 制 符 的 功 能 ， 并 且 能 够 连 续 产 生 不 同 的控 制 符 。
基于串行RapidIO协议的信息传输模块的设计与实现
议 将并 行数 据转 换 为 串行 数 据 ，利用 Ｇ ＸＢ模块 进行 数
据 发送 。
１ ． ２ 系统 的工 作原理
接 收数 据 时 ，Ｆ Ｐ Ｇ Ａ的 Ｉ Ｐ核 部分 将 Ｇ ＸＢ模 块 接收
Ｆ Ｐ ＧＡ 内 的 Ｒ ａ ｐ ｉ ｄ Ｉ Ｏ接 口有 成熟 的 Ｉ Ｐ核 ，将 Ｃ Ｐ Ｕ 到 的数 据 根 据协 议 转 换 为并 行 数 据 ，并 将 该 数 据放 人 的 总线 与 Ｆ Ｐ ＧＡ 的 Ａ ｖ ａ ｌ ｏ ｎ总 线 桥 接 。 上 电 时 ， 由 Ｆ Ｐ Ｇ Ａ内部 的 Ｆ Ｉ Ｆ Ｏ当中。 由Ｆ Ｐ Ｇ Ａ向 Ｃ Ｐ Ｕ发 出中断信号 ，
２ ０ １ ５年 第 １ ３期
Ｃ ｈ ｉ ｎ ａ Ｃ ｏ ｍ ｐ ｕ ｔ ｅ ｒ ＆ Ｃ ｏ ｍ ｍ ｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ
Байду номын сангаас
信■ 与电脑
网 络 与通 信 技 术
基于 串行 Ｒ ａ ｐ ｉ ｄ ｌ Ｏ协议的信息传输模块的设计与实现
高 颖 曹 峰 李兵 强 常晨晨
１ Ｒ ａ ｐ ｉ ｄ Ｉ Ｏ协议的信息传输模块硬件结构及工作原理
１ ． １ 系统结 构及特点
目前 很 多 Ｃ Ｐ Ｕ都没有 Ｒ ａ ｐ ｉ ｄ ｌ Ｏ接 口 ，所 以我 们 将
Ｃ Ｐ Ｕ 的总线 与 Ｆ Ｐ Ｇ Ａ的 Ｒ ａ ｐ ｉ ｄ Ｉ ＯＩ Ｐ核总线相 连接 ，实现 Ｃ Ｐ Ｕ与 Ｒ ａ ｐ ｉ ｄ ｌ Ｏ网络 的连接 。
关键 词 ：Ｒ ａ ｐ ｉ ｄ １ ０ ；Ｆ Ｐ Ｇ Ａ ； 高速 互连 ；信 息传 输
中图分类号 ：Ｔ Ｐ ２ ９ － Ａ Ｄ
文献标识码 ：Ａ
基于RapidIO的FPGA远程更新系统设计与实现
基于RapidIO的FPGA远程更新系统设计与实现朱道山【摘要】FPGA is widely used in avionics system,the method using JTAG to download the program is limited by the environment and equipment,it is inefficient,lack of flexibility and difficult to meet the needs of engineering demands.In this paper,a scheme to realize remote update of FPGA program is proposed.The scheme uses the RapidIO bus to build an online update real-time communication link in a heterogeneous way.The image file is transmitted from SRIO switch network to the FPGA node through the Ethernet,and then is written into the FLASH configuration space to achieve the remote update of FPGA program.After the test,the correctness and feasibility of the design is verified.The speed of FPGA program update is improved effectively.%现场可编程逻辑门阵列(FPGA)在航电系统领域广泛应用,但是采用JTAG方式更新FPGA程序,效率低下,易受设备环境限制而缺乏灵活性,已经难以满足工程应用的需求.提出了一种实现FPGA程序远程更新的方案,该方案采用RapidIO总线,以软件异构的方式,构建在线更新实时通信链路.通过以太网下发镜像升级文件,经SRIO交换网络传送至FPGA节点,写入FLASH配置空间,实现FPGA程序的远程更新.经过测试,验证了设计的正确性和可行性,并有效地提高了FPGA程序更新的速度.【期刊名称】《雷达科学与技术》【年(卷),期】2017(015)005【总页数】5页(P543-547)【关键词】现场可编程门阵列;快速输入输出;远程更新;闪存;虚通道【作者】朱道山【作者单位】中国电子科技集团公司第十研究所,四川成都610036【正文语种】中文【中图分类】TN919;TN9570 引言近年来,随着FPGA规模和性能的不断提升,使得FPGA在航电系统综合集成方向有着广泛的使用。
Linux系统下PCIE to RapidIO桥驱动设计与实现
Linux系统下PCIE to RapidIO桥驱动设计与实现
李红兵
【期刊名称】《雷达与对抗》
【年(卷),期】2018(038)002
【摘要】为了使X86架构的CPU能通过PCIE总线连接到RapidIO系统中,利用PCIE to RapidIO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和RapidIO总线网络的无缝对接.通过实际测试,验证了工作的正确性,并将此应用于某型号二次雷达显控终端中.
【总页数】5页(P55-58,68)
【作者】李红兵
【作者单位】中国电子科技集团公司第十研究所,成都610036
【正文语种】中文
【中图分类】TP31
【相关文献】
1.某航电系统RapidIO网络驱动设计与实现 [J], 王婷;戴小氐;刘明;贠海顺
2.PCI转RapidIO桥的设计与实现 [J], 聂新义;孙柯柯;马克杰
3.基于Vxworks的PCI-RapidIO桥驱动设计 [J], 黄振中;柴小丽;黎想;骆意
4.嵌入式Linux系统下的HI3210驱动软件设计与实现 [J], ZHANG Tuo-zhi;KONG De-qi;ZHU En-liang;LI Xiao-dong
5.LINUX系统下GPIB驱动优化设计与实现 [J], 赵昕; 郭恩全; 李小杰
因版权原因，仅展示原文概要，查看原文内容请购买。
基于 RapidIO 总线通信系统交换单元的设计与实现
基于 RapidIO 总线通信系统交换单元的设计与实现杨春顺【期刊名称】《计算机与数字工程》【年(卷),期】2014(000)006【摘要】In digital communication system ,the speed of digital signal processor is faster and faster ,so the problem that the capacity of the traditional bus can not satisfy with the system is more and more serious .At the same time ,the sub-system on one board is more and morecomplex ,so the problem that the wiring of parallel bus is too complex is also more and more serious .In order to resolve theseproblems ,introducing the RapidIO bus into the system is viable .The key of the ap-plication of RapidIO bus technology is the design of its switching structure .It designs an available switching structure of Ra-pidIO in the aspect of switching mode ,switching chip and the component of the switching unit .It also realizes the switching unit in hardware and software .%在数字通信系统中，数字处理器速度越来越高，总线瓶颈问题日益突出；同时单板的小系统集成度越来越高，并行总线布线复杂度过高等问题也日益突出。
基于RapidIO协议的光纤通信系统设计与实现
２ ０ １ ３ 年 ７月
电 讯技 术
Ｔｅ ｌ ｅ ｃ ｏ ｍｍｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ Ｅｎ ｇ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ
Ｖｏ １ ． ５ ３ Ｎｏ． ７
Ｊ ｕ １ ．２ ０ ｌ ３
ｄ ｏ ｉ ： １ ０ ． ３ ９ ６ ９ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ ０ ０ １ —８ ９ ３ ｘ ． ２ ０ １ ３ ． ０ ７ ． ０ ０ ３
基于 Ｒ ａ ｐ ｉ ｄ Ｉ Ｏ协 议 的光 纤 通 信 系统设 计 与实 现
刘 光祖 ， 张 强 ， 仲雅 莉
（ 南 京理工大学 电子工程与光 电技术学院 ， 南京 ２ １ ０ ０ １ ４ ）
பைடு நூலகம்
摘 要 ： 为 了满足嵌入 式 系统对 高速 数 据传 输 的 需求 ， 提 出 了一 种基 于 Ｒ ａ ｐ ｉ ｄ Ｉ Ｏ协议 的光 纤通 信 系 统解 决方 案。利 用光模 块 实现光 、 电信 号的 转换 ， 高速收发 器 实现物 理层协议 ， 现 场可 编程 门阵 列芯
ｍｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｓ ｏ ｌ ｕ ｔ ｉ ｏ ｎ ｉ ｓ ｐ ｒ ｏ ｐ ｏ ｓ ｅ ｄ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｒａ ｐ ｉ ｄ ｌ Ｏ ｐ ｒ ｏ ｔ ｏ ｃ ｏ １ ．Ｔｈ ｅ ｃ ｏ ｎ ｖ ｅ ｒ ｓ ｉ ｏ ｎ ｏ ｆ ｔ ｈ ｅ ｏ ｐ ｔ ｉ ｃ ａ ｌ ｔ ｏ ｅ ｌ ｅ ｃ ｔ ｒ ｉ ｃ ａ ｌ
Ｓ ｙ ｓ ｔ ｅ ｍ Ｂａ ｓ ｅ ｄ ｏ ｎ Ｒａ ｐ ｉ ｄ Ｉ Ｏ Ｐｒ ｏ ｔ ｏ ｃ ｏ ｌ Ｌ Ｉ Ｕ Ｇ ｕ ａ ｎ ｇ — ｚ ｕ ， Ｚ Ｈ Ａ Ｎ Ｇ Ｑ ｉ ａ ｎ ｇ ， Ｚ Ｈ Ｏ Ｎ Ｇ Ｙ ａ — ｌ ｉ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2017年第2期 信息通信2017(总第 170 期） INFORMATION & COMMUNICATIONS (Sum . No 170)某航电系统RapidIO 网络驱动设计与实现王筹，戴小氐，刘明，贪海顺(中航工业计算所，陕西西安710119)摘要:R ap id IO 技术作为目前主流的高速嵌入式系统互连技术，非常适合承载复杂的航空电子系统的板内数据交换任务。
文章详细介绍了一种R a p id IO 网络驱动的设计与实现，重点阐述了消息机制、交换芯片的配置方式及网络管 理算法。
关键词:RapidIO; Tsi578;航电系统中图分类号:TP336文献标识码:A文章编号= 1673-1131(2017)02-0079-02RapidIO Network Driver Design and Implementation of an Aviation SystemWang Ting , D ai X iaodi , L iu M ing , Yun Haishun(Aeronautical Computing Technique Research Institute, X i? an 710119, China)A bstract ： As the mainstream technology within high-speed interconnection technology of embedded system, rapidIO technology is very suitable for data exchange in complex aviation systems. The paper introduces in detail design and implemen- tation of a RapidIO network driver，emphasis the message mechanism，configuration of the switch chip，and algorism of net- work management K ey W ords : RapidIO;Tsi578;avionics system〇引言R apidIO 技术（IS O /IEC DIS 18372)是一种高性能、低引脚数、基于包交换的交叉开关互连技术，是第一个嵌入式 系统互连国际标准[1]。
目前世界上几乎所有的嵌入式主流 厂商都已经支持R a p id IO 技术，且有种类丰富的产品可供 选择。
1项目背景介绍在某新型战机的任务系统中，大量的应用软件运行在一 个通用的数据处理模块(G P P 模块)。
它们可能分布于模块内 的任何C P U 之上。
驱动软件为应用软件提供RapidIO 通信接 P I 。
2主要技术介绍2.1 R apidIO 规范及C P U 集成接口R apidIO 协议为三层结构自上而下依次为：逻辑层、一般传输层、物理层。
逻辑层协议包括系统I /O 和消息传输两种协 议，如图1所示。
各层协议规定了包格式、握手机制、错误检 测及恢复等内容。
—Message PassingTransportM PC 8640芯片集成的R apidIO 接口符合RapidIO 1.2规范[3]，逻辑层上支持所有系统I /O 事务和消息传输事务。
2.2 R a p id IO 交换芯片该系统采用的Tsi 578交换芯片，共有16路串行通道，可 以灵活配置为8x 4或16x 1的端口工作方式，芯片内部交换带 宽达到80Gbps [4]。
高性能的SerD es 通道可以实现单路1.25、 2.5或3.125G baud 的传输速率。
3 R a p id IO 网络驱动方案设计GPP 模块内部包含4块MPC 8640处理器，采用Tsi 578实现互连，如图2所示，驱动软件向应用提供设备管理、消息收 发及网络管理等功能。
图2 GPP 模块R apidIO 网络拓扑图该系统中,RapidIO 普通消息通信(区别于紧急消息)及其它设备的维护操作(例如交换机的配置等),采用系统I /O 逻辑层协议，通过存储映射I /O 地址来实现;紧急消息设计为在普 通消息的基础上增加R apidIO 门铃，以中断形式通知接收方, 门铃采用消息传输逻辑层协议。
4 R a p id IO 网络驱动详细设计与实现8/16 LP-LVD S4.1存储映射I /O 及存储配置图1 R apidIO 协议三层结构该系统的本地地址空间映射如图3所示。
79信息通信王婷等:某航电系统RapidIO网络驱动设计与实现消总收缓冲消总I/O 空间8A8B8C8D丄V丄空间1'刁韦令P人歹r j8A8B8CI/O空间8D:::>维护窗口图3地址空间配置消息缓冲区：占用实际的R A M内存，存放本R apidIO节 点收到的所有普通消息和紧急消息。
消息缓冲按照消息源被 分为4个区，分别接收来自设备ID为0x8A/0x8B/0x8C/0x8D 的消息；消息发送I/O空间：与内存统一编址，根据Outbound A T M U映射到R apidIO空间中，再通过目标节点的Inbound A T M U映射到目标节点的内存中。
发送10空间按照消息目 的节点被分为4个区，分别向设备ID为0x8A/0x8B/0x8C/0x8D 的节点发送消息。
维护窗口：是I/O地址空间，用于对其它R apidIO设备进 行维护读写。
例如配置Tsi578端口及路由表，或者在网络枚 举时配置其它R apidIO端设备的设备ID;门铃队列：占用实际的R A M内存，用于存放门铃信息。
4.2消息收发机制4.2.1 D M A方式收发采用MPC8640上集成的D M A控制器代替普通的内存拷 贝(memcpy)，性能得到显著提高。
具体速度提升与数据量大 小相关。
以4K b数据的内存拷贝为例，经测试,速度由32MBps 提升至910M Bps。
4.2.2紧急消息收发紧急消息要求接收方能够迅速响应，采用门铃中断来完 成。
具体过程:发送方先发送一条普通消息，然后立即发送 一个包含源设备ID的门铃，该门铃在接收方产生门铃中断，在门铃中断处理函数中，接收方将门铃中的源设备ID信息 保存起来，然后调用用户挂接的中断处理函数。
一般情况 下，用户在自己的中断处理函数中会根据消息源，到本地紧 急消息缓冲区读取最新的一条消息，以实现紧急消息的迅速 响应。
4.3 Tsi578交换芯片如图2所示，由于4个C PU连到交换机上的端口号已随 模块固定，网络拓扑表可以采用更为简单的静态表来实现，这 种方式比动态网络枚举更加简单。
配置各端口的属性和路由 表通常有两种方式：(1)区分主从节点。
由主节点对交换芯片进行配置。
在系 统上电后，首个上电的CPU作为主节点，先通过交换芯片的锁寄存器将其锁住，这样避免其它C P U同时配置交换芯片产生冲突，然后配置端口属性和路由信息。
(b)不区分主从节点。
各C PU对直连的交换端口进行速率等属性的配置，再根据静态拓扑配置直连端口的路由表。
这种情况下所有C PU节点是平等的。
综上比较，第一种方式的风险:当主节点锁住交换芯片后，又出现异常情况导致无法完成交换芯片的正常配置，则整个 RapidIO网络都可能瘫痪而无法使用，除非采用其它保护措施。
为了规避这种风险，该系统采用第二种方式，并且代码更加简洁。
4.4网络状态获取机制如果接收方的R apidIO映射地址未正确配置，发送方访问该R apidIO的I/O地址时，会产生非法访问内存的异常。
为了避免该异常和其它错误，有必要在发送前先获取本RapidIO到网络其它节点的链路状态。
系统采用基于门铃的握手机制，是利用门铃不会挂死总线这一特性。
请求节点和应答节点在超时时间内通过门铃进行握手，从而判断链路状况。
该机制需要在已有的紧急消息门铃类型中，増加申请获取网络状态和返回网络状态这两种门铃类型。
具体工作流程如下：(1) 所有节点的门铃处理函数中增加对申请获取网络状态 和返回网络状态门铃的处理；(2) 请求节点将自身的节点信息及门铃类型封装在门铃负载中，依次向网络节点发送一个获取状态门铃，并在超时时间内等待响应；(3) 响应节点在收到该门铃后根据门铃负载解析判断是否 要向请求节点返回状态门铃，如是，则将自身节点信息及门铃类型封装在门铃负载中发送至请求节点；在超时时间内，如果申请节点收到响应节点的门铃则认为该链路可正常通信，反之则认为链路故障。
5结语该系统利用RapidIO规范中的内存共享机制实现了 CPU间的简洁而高效的通信，提出了通过门铃进行握手的方法，大大提高了系统的鲁棒性。
目前该系统已经通过测试并交付用户使用，满足用户功能及性能需求，运行良好。
参考文献：[1]Tom Cox.RapidIO Technical Overview and Spec2.1 Fea-tures[EB/OL],, 2010.12.[2]RapidIO Trade Association.RapidIO Interconnect Specification Rev.2.3[EB/OL].H ttp://,2012.06.[3]Freescale Semiconductor,Inc..MPC8641D Integrated HostProcessor Fam ily Reference Manual Rec.2.07/2008 [EB/OL],,2009.08.[4]Tundra Semiconductor Corporation.Tsi578 Serial RapidIOSwitch User Manual(80B803A_M A001_09)[EB/OL],http:/Avww.id ，2009.07.基金项目：国家重大专项资助项目(2012ZX01041-006)，国家航空科学基金资助项目（2013ZC31003)。
作者简介:王捧(1985-)，女，陕西西安人，硕士，工程师，研宄方向:机载嵌入式实时系统软件开发。
80。