数字电子技术实验指导书(2010)
数字电子技术实验指导
100
300
1000
输出电压VO
理论估算(mV)
实测值(mV)
误差
4、差分比例放大电路
KF
1
100K
R1IQK
q、1 ■I■__.
\ 11•11
R2 WK
A~
L»Vq
\'12•1i-t-—
R
7
J100K
按表4.4要求实验并测量记录。
表4.4
Vii (V)
1
2
0.2
Vi2 (V)
0.5
1.8
-0.2
2）交流电压的测量。表笔插孔与直流电压的测量一样，不过应该将旋钮打 到交流档“V〜”处所需的量程即可。 交流电压无正负之分， 测量方法跟前面相 同。无论测交流还是直流电压，都要注意人身安全，不要随便用手触摸表笔的 金属部分。
电流的测量
1）直流电流的测量。先将黑表笔插入“COM”孔。若测量大于200mA的
1将JK触发器转化成D触发器。
2将JK触发器转化成T触发器。
3将JK触发器转化成T'触发器。
四、实验报告
1、画出设计好的电路图。
2、根据电路图写出真值表。
Vo(V)
四、实验报告
1、总结本实验中4种运算电路的特点及性能。
2、分析理论计算与实验结果误差的原因。
实验五组合逻辑电路
一、实验目的
1、掌握组合逻辑电路的功能侧试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验仪器及元器件
74LS00二输入端四与非门3片
74LS86二输入端四异或门1片
(1)在学习机上用异或门和与门接成以上电路。A、B接电平开关S。Y、Z接 电平显示。
《数字电子技术》实验指导
『数字电路实验指导书』实验一 基本门电路实验一、 目的1、掌握门电路逻辑功能；2、熟悉集成电路芯片；二、实验原理门电路的逻辑功能。
三、实验设备与器件设备1、数电实验箱 一台器件1、74LS00 一片（四2输入与非门）2、74LS32 一片（四二输入或门）3、 74LS86 一片（四二输入异或门）4、74LS04 一片（六非门）四、实验内容和步骤1、或门：B A Y +=按下图所示的电路连接，输入引脚分别接实验台上的数据开关，输出引脚接试验台上的显示灯，改变拨动开关，观察输出的状态，并将结果填入下表中。
如没有74LS32芯片，自行设计用74LS00和74LS04来实现。
2、异或门：B A Y ⊕=按下图所示的电路连线，实验步骤同或门。
3、逻辑函数的“与非”门的实现。
将逻辑函数B A B A F +=用与非门实现，画出电路图，将实验结果填入真值表。
五、预习要求1、阅读实验指导书，了解实验箱的结构；2、了解所有器件（74LS00，74LS04，74LS32、74LS86）的引脚结构；实验二用小规模芯片设计组合电路一、实验目的1、学习并掌握小规模芯片（SSI）实现各种组合逻辑电路的方法；2、学习用仪器检测故障，排除故障。
二、实验原理用门电路设计组合逻辑电路的方法。
三、实验内容及要求1、用所给集成电路组件设计一个多输出逻辑电路。
该电路的输入是一个8421BCD码，当电路检测到输入的代码大于或等于（3）10时，电路的输出F1=1,其它情况F1=0；当输入的代码小于（7）10时，电路的另一个输出F2=1，其它情况F2=02、用与非门实现“判断输入者与受血者的血型符合规定的电路”，测试其功能。
要求如下：人类由四种基本血型— A、B、AB、O型。
输血者与受血者的血型必须符合下述原则；O 型血可以输给任意血型的人，但O型血的人只能接受O型血；AB型血只能输给AB型血的人，但AB血型的人能够接受所有血型的血；A型血能给A型与AB型血的人；而A型血的人能够接受A型与O型血；B型血能给B型与AB型血的人，而B型血的人能够接受B型与O型血。
数字电子技术实验指导书
实验一：测量集成门电路的传输延迟时间( 2学时) (1)实验二：组合逻辑电路设计—译码显示电路设计（2学时） (3)实验三：触发器及键盘消抖电路设计（2学时） (5)实验四: 现代数字电路设计——熟悉开发环境和基本语法训练（2学时） (8)实验五: 基于Verilog HDL及FPGA的组合逻辑电路设计——显示译码（2学时） (15)实验六：基于Verilog HDL及FPGA的时序逻辑电路设计——十进制计数器设计（4学时） (20)实验七: 基于Verilog HDL及FPGA的时序逻辑电路设计——移位寄存器设计（4学时） 29实验一：测量集成门电路的传输延迟时间( 2学时)一、实验目的了解集成门电路的传输延时的基本概念，掌握示波器的使用，学会使用示波器测量电路参数的基本方法。
二、实验仪器设备面包板、芯片（74LS00）、导线、示波器、直流电源、信号源三、实验要求1．熟悉数字示波器的使用2．熟悉面包板的使用3．熟悉集成门电路器件手册的查找及使用方法4．测量74LS00芯片的四级集成门传输延时5．根据测量得到的延迟计算一级门传输延迟时间6．多测量几次计算平均延迟时间7．实验前写出预习报告，画出实验必须的原理图和连线图。
四、实验原理TTL门电路的主要参数涉及电路的工作速度、功耗、抗干扰能力和驱动能力等。
这些参数对我们合理、安全地应用器件是很重要的。
本次实验基本要求是集成门电路传输延迟时间的测量。
传输延时t pd是指与非门输出波形相对于输入波形的延时，见下图。
可以看出：对应输入，输出波形不仅反了一个相，而且还发生了延时。
我们把输入波形上升沿的50%起至输出波形反相至下降沿的50%止的这段时间叫导通延时，用t pHL表示；把输入波形下降沿的50%起至输出波形反相至上升沿的50%止的这段时间叫关闭延时，用t pLH表示。
导通延时和关闭延时的平均值叫做平均传输延时，简称传输延时，用t pd表示t pd =（t pHL+t pLH）/2影响传输延时的主要因素是晶体管的开关特性、电路结构和电路中各电阻的阻值，tpd 的大小反映了电路的工作速度。
数字电子技术试验指导书
实验一 晶体管开关特性、限幅器与钳位器一、实验目的1、观察晶体二极管、三极管的开关特性，了解外电路参数变化对晶体管开关特性的影响。
2、掌握限幅器和钳位器的基本工作原理。
二、实验原理1、晶体二极管的开关特性由于晶体二极管具有单向导电性，故其开关特性表现在正向导通与反向截止两种不同状态的转换过程。
如图1－1电路，输入端施加一方波激励信号v i ，由于二极管结电容的存在，因而有充电、放电和存贮电荷的建立与消散的过程。
因此当加在二极管上的电压突然由正向偏置(+V 1)变为反向偏置(-V 2)时，二极管并不立即截止，而是出现一个较大的反向电流RV 2，并维持一段时间t s （称为存贮时间）后，电流才开始减小，再经t f （称为下降时间）后，反向电流才等于静态特性上的反向电流I 0，将t rr ＝t s ＋t f 叫做反向恢复时间，t rr 与二极管的结构有关，PN 结面积小，结电容小，存贮电荷就少，t s 就短，同时也与正向导通电流和反向电流有关。
当管子选定后，减小正向导通电流和增大反向驱动电流，可加速电路的转换过程。
2、晶体三极管的开关特性晶体三极管的开关特性是指它从截止到饱和导通，或从饱和导通到截止的转换过程，而且这种转换都需要一定的时间才能完成。
如图1－2电路的输入端，施加一个足够幅度（在－V 2和+V 1之间变化）的矩形脉冲电压v i 激励信号，就能使晶体管从截止状态进入饱和导通，再从饱和进入截止。
可见晶体管T 的集电极电流 i c 和输出电压v o 的波形已不是一个理想的矩形波，其起始部分和平顶部分都延迟了一段时间，其上升沿和下降沿都变得缓慢了，如图1－2 波形所示，从v i 开始跃升到i C 上升到0.1I CS ，所需时间定义为延迟时间t d ，而i C 从0.1I C S 增长到0.9I C S 的时间为上升时间t r ，从v i 开始跃降到i C 下降到0.9I C S 的时间为存贮时间 t S ,而i C 从0.9I C S 下降到0.1I CS 的时间为下降时间t f ，通常称t on ＝t d ＋t r 为三极管开关的“接通时间”，t of f ＝t S ＋t f 称为“断开时间”，形成上述开关特性的主要原因乃是晶体管结电容之故。
数字电子技术实验指导书(答案) PPT
1片
（三）实验内容
• １．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
• ２．测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。
• ３．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
• 1.将器件的引脚７与实验台的“地（GND）”连接，
1、测试74LS00逻辑关系接线图及测 试结果
1 K1
K2 2
3 LED0
图1.1 测试74LS00逻辑关系接线图
输入 输出
引脚1 L L H H
引脚2 L H L H
引脚3 H H H L
表1.1 74LS00真值表
2、测试74LS02逻辑关系接线图及测 试结果
K1 2 K2 3
1 LED0
图1.2 测试74LS28逻辑关系接线图
二 、 TTL、HC和HCT器件的电压传输特性
5．在不考虑输出负载能力的情况下，从上述观点可以得 出下面的推论
（１）74H CT芯片和74HC芯片的输出能够作为 74LS芯片的输入使 用。
（２）74LS芯片的输出能够作为74HCT芯片的输入使用。 实际上，在考虑输出负载能力的情况下，上述的推论也是正确
数字电子技术实验指导书(答案)
一、基本逻辑门电路性能（参数）测试
（一）实验目的
１.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 ２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 （二）实验所用器件
ｌ.二输入四与非门74LS00
1片
２.二输入四或非门74LS02
1片
３.二输入四异或门74LS86
的。应当指出，虽然在教科书中和各种器件资料中，74LS芯片的 输出作为74HC芯片的输入使用时，推荐的方法是在74LS 芯片的 输出和十5Ｖ电源之间接一个几千欧的上拉电阻，但是由于对 74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片 的输出高电平一般在３.5V～4.5V之间，因此在大多数的应用中， 74LS芯片的输出也可以直接作为74HC芯片的输入。
数字电子技术实验指导书
数字电子技术实验指导书河北科技师范学院机电工程学院电基础教研室2009.7.30目录实验一门电路实验二组合逻辑电路实验三触发器实验四译码驱动显示电路实验五二进制计数器实验实验六计数器及译码驱动显示实验七倒T型电阻网络Ｄ／Ａ转换器《数字电子技术》课程实验指导书使用说明《数字电子技术》实验指导书适用于电气工程、电子信息专业和计算机科技、网络工程等本科及专科专业，共有验证型实验 6个、综合型实验 1 个。
其中网络工程专业实验 12 学时，实验/理论学时比为48/12 ，包括门电路实验、组合逻辑电路实验、触发器实验、译码驱动显示电路实验、二进制计数器实验、倒T型电阻网络Ｄ／Ａ转换器实验等6个实验项目。
计数器及译码驱动显示实验为选作综合型实验。
本实验现有主要实验设备 16 台（套），每轮实验安排学生 30 人，每组 2 人，每轮实验需要安排实验指导教师2人。
实验指导书执笔人：郭秀梅实验指导书审核人：郭秀梅实验一：门电路实验实验学时：2实验类型：（验证型） 实验要求：（必修）一、实验目的：熟悉、掌握门电路的逻辑功能 二、实验仪器和设备：１、ＳＸＪ－３Ｃ型数字电路学习机 ２、数字万用表 三、实验原理及主要知识点1．与非门_____AB F =（有0出1，全1出0） 2．与或非门_____________CD AB F +=（画真值表自行总结） 3．或门B A F +=（有1出1，全0出0） 四、实验步骤实验前的准备：在学习机上未接任何器件的情况下（指实验用插座部分），先合上交流电源，检查５V 电源是否正常，再合直流电源测V CC 处电压是否正常，测两排插口中间V CC 插口处电压是否正常，全正常后断开全部电源。
随后选择好实验用集成片，查清集成片的引腿及功能，然后根据实验图接线，特别注意V CC 及地的接线不能接错，待老师检查后方可接通电源进行实验，以后所有实验依此办理。
（一） 测与非门的逻辑功能 １、选双４输入正与非门74LS20集成芯片一只；选择一个组件插座（片子先不要插入）按图接好线。
数字电子技术实验指导书
目录实验一集成逻辑门的逻辑功能测试 (02)实验二译码器应用设计 (05)实验三组合逻辑电路的设计（EWB仿真） (11)实验四触发器的逻辑功能与应用 (14)实验五计数器应用设计 (21)实验六555时基电路及其应用（EWB仿真） (24)实验七设计24时制数字电子钟（综设） (30)实验八A/D转换实验 (31)实验一集成逻辑门的逻辑功能测试一、实验目的1、掌握集成电路的逻辑功能测试方法2、掌握器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、74LS20×1、CD4030/74LS86×1三、实验原理本实验采用：（1）双-四输入门电路74LS20，即在一块集成块内含有2个互相独立的逻辑门，每个逻辑门有四个输入端。
其引脚排列如图1－1(74LS20)所示。
（2）四-二输入门电路CD4030/74LS86，即在一块集成块内含有4个互相独立的逻辑门，每个逻辑门有2个输入端。
其引脚排列如图1－1(CD4030)所示。
74LS86引脚排列与CD4030相同。
图1－1 74LS20及CD4030的引脚排列1、74LS20的逻辑功能74LS20的逻辑功能是：输出端1Y对应输入端是1A、1B、1C、1D；输出端2Y对应输入端是2A、2B、2C、2D；NC端为空。
2、CD4030的逻辑功能CD4030的逻辑功能是：输出端O1对应输入端是I1、I2；输出端O2对应输入端是I3、I4；输出端O3对应输入端是I5、I6；输出端O4对应输入端是I7、I8。
四、实验内容1、在实验箱或实验扩展板上找到74LS20集成芯片。
参照图1－1（A）接线：VCC接+5V电源，GND接电源地，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。
门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。
数字电子技术实验指导.
实验一. 数字逻辑电路仪器仪表的使用与脉冲信号的测量一.实验目的1.学会数字电路实验装置的使用方法2.学会双综示波器的使用方法3.掌握脉冲信号的测量方法二. 预习要求1.认真阅读（数字电路实验须知）2.阅读数字逻辑电路实验常用基本仪器仪表的使用方法3.熟悉脉冲信号的参数三.主要仪器仪表、材料数字逻辑电路实验装置、双踪示波器、数字万用表、74LS04四.实验内容及步骤1.脉冲信号周期和幅值的测量将双综示波器的Y1输入连接1KHz、0.5V的测试方波信号，Y1置0.1V档、Y2置0.2V档。
调整示波器相应的开关和旋钮，在示波器上显示出稳定的Y1、Y2两路信号。
分别用示波器的0.1ms、0.5ms、1ms时间档测量及记录波形，填表1-1表1-11.直流电平测量(1)用示波器Y1输入端连接数字逻辑电路实验装置的逻辑电平，分别用0.5V、1V、2V、5V幅度档测量并记录，填表1-2表1-2(2) 用示波器Y1输入端连接数字逻辑电路实验装置的单脉冲,1V幅度档测量并记录，填表1-3。
表1-3(3) 用数字万用表的5V直流电压档分别测量并记录数字逻辑电路实验装置的单脉冲、逻辑电平信号，填表1-4。
表1-41.逻辑门电路传输延时时间t pd 的测量用反相器接图1，输入1MHz 方波信号，用双综示波器测试电路输入信号、输出信号的相位差，计算每个门的平均传输延时时间t pd 。
Vi Vo五.实验报告要求 1、实验目的2、实验仪器、仪表、材料3、电路原理图、制作测试数据表、画出波形图等4、回答问题：简述示波器和数字逻辑电路实验装置的功能和使用方法。
实验二.门电路逻辑功能及测试一.实验目的1.掌握门电路逻辑功能及测试方法2.熟悉数字电路实验装置的使用方法3.熟悉双踪示波器的使用方法 二.预习要求1.复习门电路工作原理及相应的逻辑表达式2.熟悉所用集成电路的引线位置及各引线用途3.了解双踪示波器和数字电路实验装置 三．实验仪器及材料1.数字电路实验装置2.双踪示波器3.数字万用表4.器件：74LS00 74LS86 74LS04 四.实验内容及步骤1.TTL 与非门逻辑功能测试(1)将74LS00插入面包板,按图1-1接线,输入端A 、B 接S1、S2电平开关的输入插口，输出端Y 接电平显示LED 的输入插口。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子实验指导书广西工学院鹿山学院目录实验一TTL集成逻辑门的逻辑功能与参数测试 (2)实验二CMOS电路 (4)实验三组合逻辑电路实验分析与设计 (6)实验四集成译码器极其应用...... (8)实验五数据选择器功能测试及应用电路的设计与调试 (10)实验六触发器极其应用 (14)实验七计数器及其应用 (17)实验八555时基电路及其应用 (21)实验九移位寄存器及其应用 (26)实验十使用门电路产生脉钟信号 (31)实验十一D/A、A/D转换器 (33)实验十二智力竞赛抢答装置 (37)实验十三电子秒表 (39)附录I (41)实验一TTL集成逻辑门的逻辑功能与参数测试一、实验目的1．掌握TTL集成与非门的逻辑功能和主要参数的测试方法。
2．掌握TTL器件的使用规则。
3．进一步熟悉数字电路实验装置的结构，基本功能和使用方法。
二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图1－1(a)、(b)、(c)所示。
(b)（a） (c)图1－1 74LS20逻辑框图、逻辑符号及引脚排列1．与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）AB。
其逻辑表达式为Y=⋅⋅⋅2．TTL与非门的主要参数（1）低电平输出电源电流I CCL和高电平输出电源电流I CCH。
与非门处于不同的工作状态，电源提供的电流是不同的。
I CCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
I CCH是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。
通常I CCL>I CCH,它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL=V CC I CCL。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
I CCL和I CCH测试电路如图1-2(a)、(b)所示。
（2）低电平输入电流I iL和高电平输入电流I iH。
I Il是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。
在多级门电路中，I iL 相当于前级门输入低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望I iL 小些。
I iL 是指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。
在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力希望I iH 小些。
由于I iH 较小，难以测量，一般免于测试。
I iL 的测试电路如图1-2(c)所示。
图1-2 TTL 与非门静态参数测试电路图（3）扇出系数N ON O 是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数N OL H 和高电平扇出系数N OH 。
通常I iH <I iL ，∴N OH >N OL ，故常以N OL 作为门的扇出系数。
N OL 的测试电路如图1-3所示，门的输入端全部悬空，输出端接灌电流负载R L ，调节R L 使I OL 增大，V OL 随之增高，当V OL 达到V Olm （手册中规定低电平规范值0.4V ）时的I OL 就是允许灌入的最大负载电流，则N OL =iLoL I I 通常N OL >8 （4）电压传输特性门的输出电压V O 随输入电压V I 而变化的曲线V O =f(V i )称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平V OH 、输出低电平V OL 、关门电平V Off 、开门电平V ON 、阀值电平V T 及抗干扰容限V NL 、V NH 等值。
测试电路如图1-4所示，采用逐点测试法，即调节R W ，逐点测得V i 及V O ,然后绘成曲线。
图1-3 扇出系测试电路图1-4传输特性测试电路三、实验内容1．验证TTL集成与非门74LS20的逻辑功能门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。
门的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。
按Y表1-1的真值表逐个测试集成块中两个与非门的逻辑功能。
表1-12.74LS20主要参数的测试(1)分别按图1-2、1-3接线，将测试结果记入表1-2中。
表1-2W iV i和V O的对应值，记入表1-3中。
表1-3四、1．记录、整理实验结果，并对结果进行分析。
2．画出实测的电压传输特性曲线，并从中读出各有关参数值。
实验二 CMOS 电路一、 实验目的1．熟悉CMOS 电路的工作原理和使用方法。
2．了解CMOS 反相器的特点和性能。
3．掌握扩大CMOS 反相器负载能力的方法。
4. 掌握CMOS 门电路逻辑功能的测试方法。
图2-1 CMOSMC 4007内部电路图，括号中数字为管脚号一、实验原理CMOS 集成电路是将N 沟道MOS 晶体管和P 沟道MOS 晶体管同时用于一个集成电路中，成为组合二种沟道MOS 管性能的更优良的集成电路。
CMOS 集成电路的主要优点是：1．功耗低，其静态工作电流在10-9A 数量级，是目前所有数字集成电路中最低的，而TTL 器件的功耗则大得多。
1． 高输入阻抗，通常大于1010Ω,远高于TTL 器件的输入阻抗。
3．接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。
4．电源电压范围广，可在+3V~+18V 范围内正常运行。
5．由于有很高的输入阻抗，要求驱动电流很小，约0.1μA ，输出电流在+5V 电源下约为500μA ，远小于TTL 电路，如以此电流来驱动同类门电路，其扇出系数将非常大。
在一般低电平时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的扇出系数一般取10~20。
二、实验内容及步骤1．用所给的集成电路（MC4007）实现F=ABC ,将实验结果填入真值表中，并测出高、低电平（真值表自拟，测试步骤自拟）。
2. 用所给的集成电路实现F=C B A ++（真值表自拟，测试步骤自拟）。
3. 用所给的集成电路，构成图2-2反相器。
（a）测最大灌电流I OL(V OL=0.1V,接通图2-2中的虚线框①)。
（b）测最大拉电流I OH(V OH=4.9V,断开虚线框①，接通虚线框②。
4. 构成如图2-3所示的反相器，测最大灌电流I OL。
三、报告要求1．画出实验步骤1，2的电路图，并将实验结果填入真值表中。
2. 比较图2-2和图2-3两种反相器，并计算它们能带动几个标准TTL门电路。
图2-2 图2-3四、思考题1、为什么CMOS门电路的输入端不能悬空？2、为什么门电路的输入端通过电阻接地时，总是相当于低电平？实验三组合逻辑电路实验分析与设计一、实验目的1、掌握组合逻辑电路的分析方法与测试方法。
2、能用指定芯片完成组合逻辑电路的设计。
3、用实验验证所设计的逻辑电路的逻辑功能。
4、熟悉各种集成门电路及正确使用集成门电路。
二、设计要求1、根据题意列出输入、输出真值表。
2、利用卡诺图化简，写出最简的逻辑函数表达式。
3、利用指定门电路（如74LS00等）实现逻辑功能。
三、实验原理1、组合电路是最常见的逻辑电路，可以用一些常用的门电路来组合成具有其它功能的门电路。
2、合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的数表达式或真值表，从而确定该电路的逻辑功能。
3、组合电路设计过程是在理想情况下进行的，即假设一切器件均没有延迉效应，但实际上并非如此，信号通过任何导线或器件都需要一断响应时间，由于制造工艺上的原因，各器件延迟时间的离散性很大，这就有可能在一个组合电路中，在输入信号发生变化时，有可能产生错误的输出。
这种输出出现瞬时错误的现象称为组合电路的冒险现象（简称险象）。
四、实验内容1、分析、测试用与非门74LS00组成的半加器的逻辑功能图3-1由与非门组成的半加器电路(1) 写出图3-1的逻辑表达式(2) 根据表达式列出真值表，并画出卡诺图判断能否简化(3) 根据图3-1，A、B两输入接至逻辑开关的输出插口。
S、C分别接至逻辑电平显示输入插口。
按下表的要求进行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，两者是否一致。
2、分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。
根据半加器的逻辑表达式可知，半加器和S是A、B的异或，而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成，如图3-2所示。
测试方法同1.（3）项，将测试结果填入自拟表格中，并验证逻辑功能。
图3-2半加器电路图3-3全加器电路3、测试用异或门、非门和与或非门组成的电路的逻辑功能按图3-3接线。
按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。
分析电路的逻辑功能为全加器，写出逻辑表达式为：五、实验预习要求1、学习组合逻辑电路的分析方法。
2、学习用与非门和异或门等构成半/全加器的工作原理。
3、学习用指定逻辑门电路构成组合逻辑电路的方法。
六、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。
2、总结组合电路的分析与测试方法。
实验四 集成译码器及其应用一、实验目的1、掌握二进制译码器和7段显示译码器的逻辑功能。
2、了解各种译码器之间的差异，能正确选择译码器。
3、熟悉掌握集成译码器的应用方法。
4、掌握集成译码器的扩展方法。
二、实验原理集成译码器是一种具有特定逻辑功能的组合逻辑器件，本实验以3线-8线二进制译码器74LS138为主，通过实验进一步掌握集成译码器。
1．74LS138管脚及功能图4-1双排直立式集成3-8译码器74LS138各引脚功能及原理图中惯用画法如图4-1所示。
由功能表可知：（1） 三个使能端（EN EN EN EN 2B 2A 1==0）任何一个无效时，八个译码输出都是无效电平，即输出全为高电平“1”；（2） 三个使能端（EN EN EN EN 2B 2A 1==1）均有效时，译码器八个输出中仅与地址输入对应的一个输出端为有效低电平“0”，其余输出无效电平“1”；（3） 在使能条件下，每个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即：STA STB STC A 2 A 1 A 0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 译码器74138真值表 A 0 A 1 2B GND Y 7 V A 2 EN 2A EN 1 Y Y Y Y Y Y Yi i m 2B 2A 1EN EN EN Y =。