数字电子技术实验指导书
数字电子技术实验指导书
实验一：测量集成门电路的传输延迟时间( 2学时) (1)实验二：组合逻辑电路设计—译码显示电路设计（2学时） (3)实验三：触发器及键盘消抖电路设计（2学时） (5)实验四: 现代数字电路设计——熟悉开发环境和基本语法训练（2学时） (8)实验五: 基于Verilog HDL及FPGA的组合逻辑电路设计——显示译码（2学时） (15)实验六：基于Verilog HDL及FPGA的时序逻辑电路设计——十进制计数器设计（4学时） (20)实验七: 基于Verilog HDL及FPGA的时序逻辑电路设计——移位寄存器设计（4学时） 29实验一：测量集成门电路的传输延迟时间( 2学时)一、实验目的了解集成门电路的传输延时的基本概念，掌握示波器的使用，学会使用示波器测量电路参数的基本方法。
二、实验仪器设备面包板、芯片（74LS00）、导线、示波器、直流电源、信号源三、实验要求1．熟悉数字示波器的使用2．熟悉面包板的使用3．熟悉集成门电路器件手册的查找及使用方法4．测量74LS00芯片的四级集成门传输延时5．根据测量得到的延迟计算一级门传输延迟时间6．多测量几次计算平均延迟时间7．实验前写出预习报告，画出实验必须的原理图和连线图。
四、实验原理TTL门电路的主要参数涉及电路的工作速度、功耗、抗干扰能力和驱动能力等。
这些参数对我们合理、安全地应用器件是很重要的。
本次实验基本要求是集成门电路传输延迟时间的测量。
传输延时t pd是指与非门输出波形相对于输入波形的延时，见下图。
可以看出：对应输入，输出波形不仅反了一个相，而且还发生了延时。
我们把输入波形上升沿的50%起至输出波形反相至下降沿的50%止的这段时间叫导通延时，用t pHL表示；把输入波形下降沿的50%起至输出波形反相至上升沿的50%止的这段时间叫关闭延时，用t pLH表示。
导通延时和关闭延时的平均值叫做平均传输延时，简称传输延时，用t pd表示t pd =（t pHL+t pLH）/2影响传输延时的主要因素是晶体管的开关特性、电路结构和电路中各电阻的阻值，tpd 的大小反映了电路的工作速度。
数字电子技术实验指导书
数字电子技术实验指导书数字实验部分实验一 TTL、CMOS门电路逻辑功能测试一、实验目的1、熟悉TTL、CMOS门电路的外型和管脚排列。
2、了解TTL、CMOS门电路的原理、性能和使用方法。
3、学习逻辑门电路功能测试方法，并测“与非”、“或非”、“与或非”门及传输门电路的逻辑功能，验证门电路逻辑功能。
4、初步学会DLB-6型数字逻辑实验箱的结构和使用方法。
二、实验内容说明组成数字逻辑电路的基本单元有两大部分，一部分是门电路，另一部分是触发器。
门电路实际上是一种条件开关电路，只有在输入信号满足一定的逻辑条件时，开关电路才允许信号通过，否则信号就不能通过，即门电路的输出信号与输入信号之间存在着一定的逻辑关系，故又称之为逻辑门电路。
最基本的逻辑门路有“与”门、“或”门及“非”门电路，但常用的则是“与非”门、“或非”门、“与或非”门以及“异或”门等具有复合逻辑功能的门电路。
以前逻辑电路都是用分立元件组成，现在大量使用的则是集成门电路，若按电路中晶体管导电类型分，集成门电路可分为双极型和单极型两大类。
双极型中应用最多的是晶体管——晶体管逻辑门电路，即TTL门电路。
单极型的有金属——氧化物——半导体互补对称逻辑门电路，即CMOS门电路。
图图1-1 图1-21、TTL“与非”门电路。
图1-1a所示为TTL集成“与非”门的典型电路，图b为其逻辑符号。
电路中V1称为多发射极晶体管，其等效电路如图1-2所示，相当于一个“与门”电路；V2起放大及电平转移作用；V5起反相作用，用于实现逻辑“非”运算；V3和V4组成两级射极输出器，用以改善门电路的输出特性。
其逻辑表达为：F=C·A·B2、TTL“或非”门电路。
图1-3所示为其典型电路及逻辑符号。
电路中V3和V4采用并接方式，只要其中有一只管子饱和导通，都将使饱和导通，V5和VD截止。
其逻辑表达为：F=BA+图1-3 图1-43、TTL“与或非”门电路。
数字电子技术试验指导书
实验一 晶体管开关特性、限幅器与钳位器一、实验目的1、观察晶体二极管、三极管的开关特性，了解外电路参数变化对晶体管开关特性的影响。
2、掌握限幅器和钳位器的基本工作原理。
二、实验原理1、晶体二极管的开关特性由于晶体二极管具有单向导电性，故其开关特性表现在正向导通与反向截止两种不同状态的转换过程。
如图1－1电路，输入端施加一方波激励信号v i ，由于二极管结电容的存在，因而有充电、放电和存贮电荷的建立与消散的过程。
因此当加在二极管上的电压突然由正向偏置(+V 1)变为反向偏置(-V 2)时，二极管并不立即截止，而是出现一个较大的反向电流RV 2，并维持一段时间t s （称为存贮时间）后，电流才开始减小，再经t f （称为下降时间）后，反向电流才等于静态特性上的反向电流I 0，将t rr ＝t s ＋t f 叫做反向恢复时间，t rr 与二极管的结构有关，PN 结面积小，结电容小，存贮电荷就少，t s 就短，同时也与正向导通电流和反向电流有关。
当管子选定后，减小正向导通电流和增大反向驱动电流，可加速电路的转换过程。
2、晶体三极管的开关特性晶体三极管的开关特性是指它从截止到饱和导通，或从饱和导通到截止的转换过程，而且这种转换都需要一定的时间才能完成。
如图1－2电路的输入端，施加一个足够幅度（在－V 2和+V 1之间变化）的矩形脉冲电压v i 激励信号，就能使晶体管从截止状态进入饱和导通，再从饱和进入截止。
可见晶体管T 的集电极电流 i c 和输出电压v o 的波形已不是一个理想的矩形波，其起始部分和平顶部分都延迟了一段时间，其上升沿和下降沿都变得缓慢了，如图1－2 波形所示，从v i 开始跃升到i C 上升到0.1I CS ，所需时间定义为延迟时间t d ，而i C 从0.1I C S 增长到0.9I C S 的时间为上升时间t r ，从v i 开始跃降到i C 下降到0.9I C S 的时间为存贮时间 t S ,而i C 从0.9I C S 下降到0.1I CS 的时间为下降时间t f ，通常称t on ＝t d ＋t r 为三极管开关的“接通时间”，t of f ＝t S ＋t f 称为“断开时间”，形成上述开关特性的主要原因乃是晶体管结电容之故。
数字电子技术础实验指导书(第四版本)答案
数字电子技术基础实验指导书(第四版本)答案实验一：二进制和十进制数转换实验目的通过本实验，学生应能够掌握以下内容：•理解二进制和十进制数的定义；•掌握二进制和十进制数之间的相互转换方法；•了解计算机中数字的表示方式。
实验器材•D型正相触发器74LS74；•全加器IC 74LS83N；•BCD码转十进制码芯片74LS85N；•多路数据选择器74LS139；•Logisim仿真软件。
实验原理在本实验中，我们将学习如何将二进制数转换为十进制数，以及如何将十进制数转换为二进制数。
二进制数转换为十进制数二进制数是一种由0和1组成的数制。
要将二进制数转换为十进制数，我们将按照以下步骤进行：1.从二进制数的最低位开始，将每个位上的数字乘以2的幂，幂的值从0开始，并以1递增。
2.计算结果得到的数值将二进制数转换为十进制数。
例如，将二进制数1101转换为十进制数的过程如下：(1 × 2^3) + (1 × 2^2) + (0 × 2^1) + (1 × 2^0)= 13十进制数转换为二进制数十进制数是一种由0到9组成的数制。
要将十进制数转换为二进制数，我们将按照以下步骤进行：1.将十进制数除以2，得到商和余数。
2.将商除以2，得到新的商和余数，重复此步骤，直到商为0。
3.将每个余数按从下到上的顺序排列，得到二进制数的表示。
例如，将十进制数13转换为二进制数的过程如下：13 ÷ 2 = 6 余 16 ÷ 2 = 3 余 03 ÷ 2 = 1 余 11 ÷2 = 0 余 1余数从下到上排列为1101，即为二进制数13的表示。
实验步骤1.将电路搭建如图所示：实验电路图实验电路图2.打开Logisim仿真软件，导入上述电路图。
3.分别输入二进制数和十进制数，并进行转换。
4.验证转换结果的正确性。
实验结果分析我们使用Logisim仿真软件进行实验，输入了二进制数1101和十进制数13，进行转换。
数字电子技术实验指导书
数字电子技术实验指导书河北科技师范学院机电工程学院电基础教研室2009.7.30目录实验一门电路实验二组合逻辑电路实验三触发器实验四译码驱动显示电路实验五二进制计数器实验实验六计数器及译码驱动显示实验七倒T型电阻网络Ｄ／Ａ转换器《数字电子技术》课程实验指导书使用说明《数字电子技术》实验指导书适用于电气工程、电子信息专业和计算机科技、网络工程等本科及专科专业，共有验证型实验 6个、综合型实验 1 个。
其中网络工程专业实验 12 学时，实验/理论学时比为48/12 ，包括门电路实验、组合逻辑电路实验、触发器实验、译码驱动显示电路实验、二进制计数器实验、倒T型电阻网络Ｄ／Ａ转换器实验等6个实验项目。
计数器及译码驱动显示实验为选作综合型实验。
本实验现有主要实验设备 16 台（套），每轮实验安排学生 30 人，每组 2 人，每轮实验需要安排实验指导教师2人。
实验指导书执笔人：郭秀梅实验指导书审核人：郭秀梅实验一：门电路实验实验学时：2实验类型：（验证型） 实验要求：（必修）一、实验目的：熟悉、掌握门电路的逻辑功能 二、实验仪器和设备：１、ＳＸＪ－３Ｃ型数字电路学习机 ２、数字万用表 三、实验原理及主要知识点1．与非门_____AB F =（有0出1，全1出0） 2．与或非门_____________CD AB F +=（画真值表自行总结） 3．或门B A F +=（有1出1，全0出0） 四、实验步骤实验前的准备：在学习机上未接任何器件的情况下（指实验用插座部分），先合上交流电源，检查５V 电源是否正常，再合直流电源测V CC 处电压是否正常，测两排插口中间V CC 插口处电压是否正常，全正常后断开全部电源。
随后选择好实验用集成片，查清集成片的引腿及功能，然后根据实验图接线，特别注意V CC 及地的接线不能接错，待老师检查后方可接通电源进行实验，以后所有实验依此办理。
（一） 测与非门的逻辑功能 １、选双４输入正与非门74LS20集成芯片一只；选择一个组件插座（片子先不要插入）按图接好线。
数字电子技术实训指导书
数字电子技术实训指导书电子与电气工程系电子秒表的设计与制作一、设计目的1、了解计时器主体电路的组成及工作原理；2、熟悉集成电路及有关电子元器件的使用；3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二、实验原理图1为电子秒表的电路原理图，按功能划分成四个单元电路进行分析。
图1 电子秒表原理图1、基本RS 触发器图1中单元I 是用集成与非门构成的、低电平直接触发的基本RS 触发器，具有直接置位、复位功能。
其一端输出Q 作为单稳态触发器的输入、Q 作为与非门5的控制信号。
按下按钮K2，1Q =、0Q =；K2弹起后Q 与Q 的状态保持不变。
再按下按钮K1，则1Q =，门5开启，为计数器启动做准备；0Q =，启动单稳态触发器工作。
基本RS 触发器在电子秒表中的作用是启动和停止秒表的工作。
2、单稳态触发器图1中单元II 为用集成与非门构成的微分型单稳态触发器，图2为各点波形图。
单稳态触发器的输入触发脉冲信号V 1由基本RS 触发器Q 端提供，输出负脉冲V 0通过非门加到计数器的清除端R 。
静态时，门4应处于截止状态，故电阻R 必须小于门的关门电阻R OFF 。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R P 和C P 。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
3、时钟发生器图1中单元III 为用555定时器构成的多谐振荡器。
调节电位器R W ，使输出端3输出频率为50Hz 的矩形波信号。
当基本RS 触发器1Q =时，门5开启，此时50Hz 脉冲信号通过门5作为计数脉冲加于计数器(1)的计数输入端CP 2。
4、计数及译码显示二-五-十进制加法计数器74LS90构成电子秒表的计数单元，如图1中单元IV 所示。
其中计数器(1)接成五进制形式，对频率为50Hz 的时钟脉冲进行五分频，在输出端Q D 获得周期为0.1s 的矩形波脉冲，作为计数器(2)的时钟输入。
数字电子技术实验指导书
实验一 TTL集成逻辑门电路的参数的测试一．预习要求1．预习TTL与非门有关内容，阅读TTL电路使用规则。
2．与非门的功耗与工作频率和外接负载情况有关吗？为什么？3．测量扇出系数的原理是什么？为什么一个门的扇出系数仅由输出低电平的扇出系书来决定？4．为什么TTL与非门的输入引脚悬空相当于接高电平？5．TTL门电路的闲置输入端如何处理？二．实验目的1．掌握TTL集成与非门的主要参数、特性的意义及测试方法。
2．学会TTL门电路逻辑功能的测试方法。
三．实验原理TTL集成与非门是数字电路中广泛使用的一种逻辑门，本实验采用4输入双与非门74LS20，在一片集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
74LS20内部逻辑图及引脚排列如图1-1(a)、（b）所示。
图1-1（a）1.与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上的低电平时，输出端为高电平；只有输入端全部为高电平时，输出端才是低电平。
（即有“0”得“1”，全“1”得“0”。
）对与非门进行测试时，门的输入端接数据开关，开关向上为逻辑“1”，向下为逻辑“0”。
门的输出端接电平指示器，发光管亮为逻辑“1”，不亮为逻辑“0”。
基本测试方法是按真值表逐项测试，但有时按真值表逐项进行测试似嫌多余，对于有四个输入端的与非门，它有十六个最小项，实际上只要按表1-1所示的五项进行测试，便可以判断此门的逻辑功能是否正常。
表1-12.TTL 与非门的主要参数（1）导通电源电流I CCL 与截止电源电流I CCH与非门在不同的工作状态，电源提供的电流是不同的，I CCL 是指输出端空载，所有输入端全部悬空，与非门处于导通状态，电源提供器件的电流。
I CCH 是指输出端空载，输入端接图1-2（a ） 图1-2（b ）图1-1（b ）地，与非门处于截止状态，电源提供器件的电流。
测试电路如图1-2(a)、（b ）所示。
通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。
《数字电子技术》实验指导书
数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。
表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。
五、实验报告1.按各步骤要求填表并画逻辑图。
2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电子技术》实验指导书安阳工学院电子信息与电气工程学院实验一门电路逻辑功能及测试一、实验目的1．掌握集成门电路的逻辑功能和主要参数的测试方法。
2．熟悉数字电路实验箱及示波器使用方法。
3．学会如何使用集成门电路。
二、实验仪器及材料1．双踪示波器2．器件 74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74HC86 二输入端四异或门 1片74LS04 六反相器 1片三、预习要求1. 复习门电路的工作原理及相应逻辑表达式。
2．熟悉所用集成电路的引线位置及各引线用途。
3. 了解双踪示波器使用方法。
四、实验内容实验前按学习机使用说明先检查学习机电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线须先断开电源，接好线后再通电实验。
1. 测试门电路逻辑功能（1）选用双四输入与非门74LS20一只，插入面包板，按图1.1接线：输入端（第1、2、4、5管脚）接电平开关，输出端（第6管脚）接电平显示发光二极管（注意：74LS20第7管脚接地，第14管脚接电源）。
（2）将电平开关按表1.l置位，分别测输出电压及逻辑状态。
表1.112456图1.1 74LS20功能测试图2. 异或门逻辑功能测试(1) 选二输入四异或门电路74HC86, 按图1.2接线，输入端1、2、4、5接电平开关，输出端A 、B 、Y 接电平显示发光二级管。
U1A接电平开关图1.2 74HC86连接图(2) 将电平开关按表1.2置位，将结果填入表中。
表1.23．逻辑电路的逻辑关系(1) 用74LS00，按图1.3接线，将输入输出逻辑关系分别填入表1.3中。
(2) 写出电路逻辑表达式。
BY图1.3 74LS00连接图表 1.34．用与非门组成其它门电路(1) 用一片二输入端四与非门74LS00组成或非门 ()'Y A B =+。
(2) 画出电路图，测试其功能并填表1.4。
表1.45．平均传输延迟时间t pd的测试（选做）用六反相器74LS04按图1.4接线，观察电路输出波形，并测量反相器的平均传输延迟时间。
设各个门电路的平均传输延迟时间为t pd，用奇数个非门环形连在一起，电路会产生一定频率的自激振荡。
如果用示波器测出输出波形的周期T，就可以间接地计算出门电路的平均传输延迟时间：t pd=T/(2n)，式中n是连接成环形的门的个数。
123456981110U1A U1B U1C U1D U1E图1.4 奇数个非门连成振荡器五、实验报告1．按各步聚要求记录实验测得的数据、写表达式、画电路图。
2．回答问题：(1) 怎样判断门电路逻辑功能是否正常?(2) 与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？(3) 异或门又称可控反相门，为什么？实验二组合逻辑电路一、实验目的1．掌握组合逻辑电路的功能测试方法。
2．验证半加器和全加器的逻辑功能。
3．掌握组合逻辑电路的设计方法。
4．加深理解典型组合逻辑电路的工作原理。
二、实验仪器及材料器件74LS00 二输入端四与非门3片74HC86 二输入端四异或门1片74LS54 四组输入与或非门1片三、预习要求1．预习组合逻辑电路的分析方法和设计方法。
2．预习用与非门和异或门构成的半加器、全加器的工作原理。
3．预习二进制数的运算。
四、实验内容1．组合逻辑功能测试（1）用两片74LS00组成图2.1所示的逻辑电路。
（2）A、B、C接开关电平，Y1、Y2接发光二极管电平显示。
（3）按表2.1要求，改变A、B、C的状态并填表，写出Y1、Y2表达式。
Y1Y2图2.1 74LS00组成的组合逻辑电路表2.12. 半加器设计及功能测试(1) 用与非门74LS00和异或门74HC86设计一个半加器。
（2）组装所设计的半加器电路，并验证其功能是否正确，填表2.2。
（3）写出输出与输入之间的逻辑表达式。
表2.23. 全加器设计及功能测试(1) 用与非门74LS00和与或非门74LS54设计一个全加器。
（2）组装所设计的全加器电路，并验证其功能是否正确，填表2.3。
（3）写出输出与输入之间的逻辑表达式。
表2.3五、实验报告1. 写出实验电路的设计过程，并按要求画出设计电路图。
2．记录所设计电路的实验结果，并与设计要求进行比较。
实验三 译码器和数据选择器一、实验目的1. 加深理解译码器和数据选择器的逻辑功能。
2. 掌握译码器和数据选择器的使用方法。
二、实验仪器及材料1.双踪示波器2.器件 74LS139 2—4线译码器 1片 74LS153 双4选1数据选择器 1片 74LS00 二输入端四与非门 1片 三、预习要求1．熟悉74LS139和74LS153的功能及引脚排列。
2．根据实验相关内容，画出逻辑电路图。
3．用Multisim 软件对所设计的电路进行仿真，验证其功能。
四、实验内容1. 译码器功能测试将74LS139译码器按图3.1接线，按表3.1所示输入电平的状态分别置位相应的电平开关，填输出状态表。
1G1A1B1Y 01Y 11Y 21Y 3GND 2G 2A 2B 2Y 02Y 12Y 22Y 3V CC 74LS139接电平开关接电平显示12345678911101213141516图3.1 74LS139接线图表3.12. 译码器转换将双2—4线译码器74LS139转换为3—8线译码器。
(1) 画出转换电路图。
(2) 组装所设计电路，并验证设计是否正确。
(3) 设计并填写该3—8线译码器功能表。
3. 数据选择器的测试及应用(1) 将双4选1数据选择器74LS153参照图3.2接线，测试其功能并填写功能表3.2。
(2) 将实验箱脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择 器4个输入端，输出端1Y 接示波器，将选端择置位，利用示波器观察输出波形，填表3.3。
(3) 分析上述实验结果并总结数据选择器作用。
开关图3.2 74LS153接线图表3.2表3.34. 数据选择器转换设计一个电路，将74LS153转换成8选1数据选择器。
(1) 画出转换电路图。
(2) 组装所设计电路，并验证设计是否正确。
(3) 设计并填写该8选1数据选择器的功能表。
五、实验报告1. 画出实验要求的转换电路图。
2. 设计并填写实验所要求的功能表。
3. 总结译码器和数据选择的使用体会。
实验四 集成触发器的应用一、实验目的1．加深理解触发器的逻辑功能，掌握触发器的功能转换。
2．加深理解触发器的电平触发方式和边沿触发方式的特点。
3．学习集成触发器的应用。
二、实验仪器及材料1．双踪示波器2．器件 74LS00 二输入端四与非门 1片 74LS74 双D 触发器 1片 74LS112 双JK 触发器 1片 三、预习要求1．熟悉74LS74和74LS112的功能及引脚排列。
2．根据实验相关内容，画出逻辑电路图。
3．用Multisim 软件对所设计的电路进行仿真，验证其功能。
四、实验内容1．测试双D 触发器74LS74的逻辑功能 双D 触发器74LS74的逻辑符号如图4.1所示。
1D21Q5~1Q6~1CLR 11CLK 3~1PR4图4.1 74LS74逻辑符号试按下面步骤做实验：（1）分别在CLR′、PR′ 端加低电平，观察并记录Q 、Q′ 端的状态。
（2）令CLR′、PR′端为高电平，D 端分别接高，低电平，用点动脉冲作为CLK ， 观察并记录当CLK 为O 、↑、1、↓时Q 端状态的变化。
整理上述实验数据，将结果填入下表4.1中。
2. 测试双JK 触发器74LS112的逻辑功能双JK 负边沿触发器74LS112芯片的逻辑符号如图4.2所示。
（1）分别在CLR′、PR′ 端加低电平，观察并记录Q 、Q′ 端的状态。
（2）令CLR′、PR′端为高电平，J 、K 端分别接高，低电平，用点动脉冲作为 CLK ，观察并记录当CLK 为O 、↑、1、↓时Q 端状态的变化。
整理上述实验数据，并将结果填入4.2中。
1Q5~1Q 6~1PR41K2~1CLR 151J 31CLK 1图4.2 74LS112逻辑符号3．触发器功能转换(1) 将D触发器转换成JK触发器，列出表达式，画出实验电路图。
(2) 自拟实验数据表并填写之，比较两者关系。
4．触发器应用（选做）用双D触发器74LS74设计一个单次脉冲发生器。
该电路的功能要求是：在高频系列脉冲和手动脉冲的共同作用下，只要手动脉冲作用一次，不管手动脉冲的周期多长，电路只输出一个高频系列脉冲周期宽度的脉冲信号。
画出电路连接图，并测试其逻辑功能。
五、实验报告1．整理实验数据并填表。
2．写出实验电路的设计过程，并画电路图。
3．整理实验数据，并对结果进行分析。
4．总结各类触发器特点。
实验五 集成计数器的应用一、实验目的1．加深理解中规模集成计数器的工作原理。
2．掌握集成计数器的反馈清零、反馈置数和级联等功能扩展方法。
3．掌握任意进制计数器的构成方法。
二、实验仪器及材料1．双踪示波器2．器件 74LS192 同步十进制可逆计数器 2片 74LS00 二输入端四与非门 1片 三、预习要求1．复习集成定时器的内容，掌握集成定时器的工作原理及引脚排列。
2．根据实验相关内容，画出逻辑电路图。
3．用Multisim 软件对所设计的电路进行仿真，验证其功能。
四、实验内容1. 测试74LS192的逻辑功能74LS192是双时钟同步十进制加/减计数器，也成为可逆计数器，它具有异步置数和异步清零功能，其逻辑符号图如图6.1所示。
图中CP U 是加法计数脉冲输入端，CP D 是减法计数脉冲输入端，CO '是进位脉冲输出端，BO '是借位脉冲输出端，CLR 是异步清零输入端，LOAD '是异步置数输入端，A 、B 、C 、D 是并行数据输入端，Q A 、Q B 、Q C 、Q D 是计数器输出端。
A B UCP A Q 74LS1923415141312611B Q CQ DQ CD5971021COLOAD CLR DCP BO图6.1 74LS192的逻辑符号图请自拟实验步骤，测试74LS192的逻辑功能，填写表6.1。
表6.12．利用反馈清零法构成计数器（1）利用反馈清零法将74LS192设计成一个七进制计数器。
（2）连接所设计的电路，电路输出接数码管，测试其逻辑功能。
3. 利用反馈置数法构成计数器（1）利用反馈置数法将74LS192设计成一个九进制计数器。
（2）连接所设计的电路，电路输出接数码管，测试其逻辑功能。
4. 利用级联法构成计数器（1）利用级联方法将2片74LS192设计成六十进制的计数器。