第3章(1) IO地址译码
第三章存储器、地址译码、总线(0000)
– 内部总线
• 处于CPU内部，用来连接片内运算器和寄存器等 各个功能部件的总线；
– 局部总线
• 主板上的信息通道，连接主板上各个主要部件， 而且通过扩展槽连接各种适配器； • ISA(industry standard architecture) • EISA(extension industry standard architecture) • PCI(peripheral component interconnect)
作业：8086系统中，用8K×8位的
RAM芯片构成16K×8位的数据存储器， 用16K×8位的ROM芯片构成32K×8 的程序存储器，请画出与CPU的连线 图并写出存储器的寻址范围（要求存 储器的起始地址为D0000H）。（地址 总线、数据总线可画粗实线表示总线， 译码器可用74LS138或其他逻辑器件）
3.3.3 微型机系统中的层次化局部总线
3.3.4 外部总线
• • • • 外部总线IDE和EIDE: 外部总线SCSI: 外部总线RS232C: 通用串行总线USB:
总线结构的优点
• 支持模块化设计
– 总线结构使得系统成为由总线连接的多个独 立的子系统，每个子系统对应一个模块；
• 开放性和通用性
– 每种总线都有固定的标准，而且其技术规范 完全公开；
• 灵活性好
– 有了总线后，系统的组合有一定的随意性， 系统主板上有多组总线扩展槽，每组对应一 种总线。
3.3.1 总线的分类和性能指标
第三章 存储器、地址译码、 总线
3.1 存储器
• 介绍几种常用典型的存储器的引脚
– SRAM: HM62256 – EPROM: 27C512
– EEPROM: W27E512
微型计算机原理与接口技术冯博琴主编___课后答案（2）
微型计算机原理与接口技术冯博琴主编___课后答案（2）1.3 完成下列数制的转换。
（1）166，A6H（2）0.75（3）11111101.01B, FD.4H(4 ) 5B.AH, (10010001.011000100101)BCD1.5 写出下列真值对应的原码和补码的形式。
（1）原码：11110011 补码：10001101（2）原码：11000111 补码：10111001（3）原码：01001001 补码：010010012.3说明8086的EU和BIU的主要功能。
在执行程序过程中他们是如何相互配合工作的？解：执行单元EU负责执行指令。
EU在工作时不断地从指令队列取出指令代码，对其译码后产生完成指令所需要的控制信息。
数据在ALU中进行运算，运算结果的特征保留在标志寄存器FLAGS中。
总线接口单元BIU负责CPU与存储器、I/O接口之间的信息传送。
BIU取出的指令被送入指令队列供EU执行，BIU取出的数据被送入相关寄存器中以便做进一步的处理。
当EU从指令队列中取走指令，指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中。
当EU需要数据时，BIU根据EU给出的地址，从指定的内存单元或外设中取出数据供EU使用。
当运算结束时，BIU将运算结果送入指定的内存单元或寄存器。
当指令队列空时，EU 就等待，直到有指令为止。
若BIU正在取指令，EU发出访问总线的请求，则必须等BIU取指令完毕后，该请求才能得到响应。
一般情况下，程序顺序执行，当遇到跳转指令时，BIU就使指令队列复位，从新地址取出指令，并立即传送EU去执行。
指令队列的存在使8086/8088的EU和BIU并行工作，从而减少了CPU为取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度。
另外也降低了对存储器存取速度的要求。
2.4 8088CPU工作在最小模式下:（1）当CPU访问存储器时,要利用哪些信号?（2）当CPU进行I/O操作时,要利用哪些信号?（3）当HOLD有效并得到响应时,CPU的哪些信号置高阻?解:（1）要利用信号线包括WR#、RD#、IO/M#、ALE以及AD0~AD7、A8~A19。
第3章 端口地址译码技术
的接口卡发生冲突，最好采用DIP开关进行地址设置。
可通过“附件”→“系统信息”→“硬件资源”→“I/O” 选项来查看 I/O 端口的地址分配状况
12
2.3 I/O端口地址译码
(1) 基本概念与原理
基本概念
▲当执行I/O指令时，CPU首先在总线上发出要访问的端口地
址和必要的控制信号，然后通过一个译码电路将这些信号 转换为相应的I/O端口选通信号。
23
A2 A3 A4
A B C
Y0 Y1 Y2 Y3 2F0H~2F3H 8255A
A8
G2B G2A G1
Y4 Y5 Y6 Y7 74LS138 A0 A1 CS
M/IO# AEN
A5 A6 A7 A9
A0 A1
地址 2F0H 2F3H
A9 1 1 G
A8 0 0 G2B
A7 1 1
A6 1 1 G
能弱，程序设计灵活性差。增加了控制逻辑的复杂性。
6
(3) 独立编址下的I/O指令
指令类型
▲IN：从I/O端口读入数据到微处理器的累加器中。
▲OUT：将微处理器累加器中的数据写入到I/O端口。
注意：数据只在累加器（AX或AL）和端口间进行传递。
原则：传输字节数据时使用AL；传输字数据时使用AX。
基本内容
▲I/O端口与内存单元统一进行地址分配，使用统一的指令访问
I/O端口或者内存单元。又称存储器映射编址方式。
▲Motorola公司的68系列、Apple系列微机即是统一编址。
地址空间 0
内存地址 ( 共960K)
EFFFFH F0000 H I/O 地址 ( 共64K) FFFFFH
3
优点
I-O端口地址译码技术
I/O端口地址译码技术
统一编址的主要优点：一是对任何存储器操作指令都可用 于操作I/O接口，而不必使用专用的I/O指令，系统中存储器操 作指令是丰富多彩的，可以大大增强系统的I/O功能，使访问外 设端口的操作方便、灵活、不仅可对端口进行数据传送，还可 对端口内容进行移位和算术逻辑运算等；二是可以使外设数目 或I/O寄存器数目只受总存储容量的限制，从而大大增加系统的 吞吐率，这在某些大型控制或数据通信系统等特殊场合是很有 用的；三是使微机系统的读/
主要缺点：一是端口地址占用了存储器地址，使可用的内 存空间相对减少；二是由于地址位数长，访问内存的指令一般 较长，执行速度较慢；三是为了识别一个I/O端口，必须对全部 地址线译码，这样不仅增加了地址译码电路的复杂性，而且使
统一编址方式在单片机中得到广泛应用，而在通用型的计 算机系统中已经不再使用。
I/O端口地址译码技术
I/O端口地址译码技术
同时，由于使用专门的I/O指令访问端口，并且I/O端口地 址和存储器地址是分开的，故I/O端口地址和存储器地址可以 重叠，而不会相互混淆。并且由于存储器与I/O端口的控制结
这种方式的缺点是专用I/O指令类型少，远不如存储器访 问指令丰富，使程序设计的灵活性较差；且使用I/O指令一般 只能在累加器和I/O端口间交换信息，处理能力不如存储器映 像方式强；尤其是要求处理器能提供存储器读/写及I/O端口读/ 写两组控制信号，这不仅增加了控制逻辑的复杂性，而且对于 引脚线本来就紧张的CPU芯片来说不能不说是一个负担。
OUT PORT，AL
其中，PORT是一个8位的字节地址。
I/O端口地址译码技术
例如:
IN AL，60H；60H为系统板8255A的PA
OUT 61H，AL；61H为系统板8255A的PB
长安大学考博-3324-微机原理与应用考博简答题
1用二进制好处?答：二进制数在电气元件中容易实现、容易运算，在电子学中具有两种稳定状态以代表0和1。
而需要由0和1来代表的量很多。
如：电压的高和低，电灯的亮和灭，电容的充电和放电，脉冲的有和无，晶体管的导通和截止等。
电路中把正负极（高低电平）分别用0，1或者1，0来表示。
就用这些0，1，或者它们的组合，例如001，00，011，100，111等等来传递信息或命令。
总之，二进制在电路上很容易实现，然后把它作为基础可以扩展成四进制，八进制，十六进制等等，来实现更多的功能。
2.RET,CALL,IRET:答CALL: CPU先将下一条指令的地址压入堆栈保护起来，然后再将子陈旭入口地址赋给IP(或CS,IP),以便转到子程序执行。
RET:一般安排在程序末尾，执行RET时，CPU将堆栈顶部保留的返回地址弹到IP(或CS,IP),这样既可返回到CALL的下一条指令，继续执行主程序。
IRET:从中断服务子程序返回到被中断的程序继续执行。
先将堆栈中的断点地址弹道IP ,CS,接着将INT指令执行时压入堆栈的标志弹道标志寄存器，回复中断前的标志状态。
3堆栈和堆栈指针的区别堆栈式内存中的一个特定的区域，用以存放寄存器或者存储器中暂时不用又必须保存的数据，我们可以将堆栈看做是一个小存储器但不能随意存储。
Sp为堆栈指针寄存器，他在堆栈操作中存放栈顶偏移地址，永远指向堆栈的栈顶，在访问堆栈时作为指向堆栈的指针，在压入操作之前sp-2，弹出一个字，sp+2.4说明伪指令和机器指令的区别？机器指令是功能性语句，能够实现一定的操作功能，能够被翻译成机器代码；伪指令语句是指示性语句，只是为汇编程序在翻译成汇编语言时提供相关信息，并不产生机器代码。
5接口电路与系统总线相连时为什么要遵循“输入要经三态，输出要锁存”的原则？接口电路是介于主机和外设之间的一种缓冲电路，它使外设与总线隔离，起缓冲、暂存数据的作用。
因为数据总线是各种设备以及存储器传送数据的公共总线，任何设备都不允许长期占用数据总线，而仅允许被选中的设备在读／写周期中享用数据总线，这就需要接口电路为输入设备提供三态缓冲作用，只在读／写周期中为被选中的设备开放与系统数据总线的连接，即输入要经三态；另外，通过对CPU的输出总线周期的分析，相对于普通外设而言，CPU的输出周期很短，即#WR信号有效电平持续时间很短，无数据锁存能力的输出设备要在很短的时间内接收数据并驱动是几乎不可能的，所以需加锁存器锁存数据，在输出总线周期结束后，保持该数据提供外设使用，以协调主机和外设间数据传送速度不匹配的矛盾，即输出要锁存6请说明80386、80486CPU在存储器管理机制上有哪三种工作模式？80386有三种工作模式：实模式、保护模式和虚拟86模式。
第3章-IO地址译码
主要优点： (1) I/O端口地址不占用存储器空间； (2) I/O指令短，执行速度快；
FFFFH
(3) I/O操作和存储器操作层次清晰，程序的可读性强。
缺点:
I/O指令种类有限， I/O空间不易扩展
2、统一编址（存储器映象方式）
地址 0000H ... 0100H 00FFH ...
I/O空间 （256个） 整 个 地 址 空 间
四、DMA传送方式
工作原理 由外设与计算机内存直接进行数据交换，而不是通 过CPU； 在DMA传送期间，DMA控制器接管了总线控制权，而 CPU处在停机方式，即处于等待状态； 在DMA传送完成后，CPU再恢复对总线的控制权，进 入工作状态。 CPU 特点 数据的传送不经过CPU。 RAM 外设 要求 DMA 需要DMA控制器及相关逻辑支持。 控制器 应用 适用于高速度大量数据传送时。
2、C语言I/O语句
C语言有强大的I/O操作功能,利用c语言可方便地设计操作 界面,同时也可以对外设进行直接控制. 端口输出 outportb(port,value) //从port端口输出字节型数据 value outportw (port,value) //从port端口输出字型数据value
了解I/O端口地址分配 对接口设计者非常重要。 一、64K I/O地址映像图 I/O地址线：16位 I/O端口地址空间：64K 分为两部分。 ① 留给微机系统和ISA总线 地址固定 ② 留给PCI总线，主板功能和用户应用 地址动态分配
① 0000H~03FFH
② 0400H~FFFFH
3.3
I/O端口地址分配
第3章基本的I/O接口 ---来自I/O地址译码内容提要
第三章 端口地址译码技术
A１ A０ 0 0 8
•
22
逻辑表达式： Y= A9A8A7A6A5A4A3A2 A1A0 AEN IOR 摩根定律：或非=非与，非或=与非 Y=A9A8A7A6A5A4A3A2 + A1A0 AEN IOR
结论：输出Y低电平有效。即当端口地址 为2F8H，AEN=0，IOR=0低电平时，输出Y 有效。
第三章
3.1 3.3
I/O端口地址译码技术
I/O端口及其编址方式 I/O端口地址译码
返回目录
1
3.1
3.1.1
3.1.2 3.1.3
I/O端口及其编址方式
I/O端口和I/O操作
I/O端口地址编址方式 独立编址方式的端口访问
返回第三章
2
3.1.1
1.I/O端口
I/O端口和I/O操作
定义：端口（port）是接口电路中能被CPU直 接访问的寄存器（的地址）。 CPU 与外设之间交换信息具体是通过I/O 端口来进行的。
10
I/O端口访问
所谓对端口的访问就是CPU对端口的读/写。 指I/O端口与CPU的累加器之间的数据传送， 并未涉及数据是否传送到存储器的问题。
输入： 端口数据 输出： 内存中的数据
CPU中的累加器 CPU中的累加器
内存 I/O端口
11
3.1.3、独立编址方式的端口访问
1．I/O指令中端口地址的宽度
26
逻辑表达式：
Y1 =A9A8A7A6A5A4A3A2 + A1A0 AEN + IOR
Y1 = A9A8A7A6A5A4A3A2 · 1A0 AEN ·IOR A
接口技术作业2-地址译码
第3章I/O端口地址译码技术作业1、什么是I/O端口在一个接口电路中一般拥有几种端口2、I/O端口是I/O接口电路中能被CPU直接访问的寄存器。
在一个接口电路中一般拥有：命令端口、状态端口和数据端口。
2、图1是一个固定式I/O端口地址译码电路，试根据图中地址线的分配，写出输出端的地址。
图1 固定式I/O端口地址译码电路输出端低电平有效，根据图1有：地址线0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0二进制 1 0 1 1 1 1 1 0 0 0十六进制 2 F 8所以，输出端的值：2F8H3、图2是某微机实验平台板的I/O端口地址译码电路。
若将DIP开关状态设置为：S0和S1合上（ON），S3和S4断开（OFF），试指出74LS138的输出端地址范围。
图2 使用比较器的可选式译码电路从图2中可以看出，当S0断开时，其值为1（高电平），A6必须为0，对应的异或门输出才会是1,；同样，当S1合上时，其值为0（高电平），A7必须为1，对应的异或门输出才会是1；类推，S2合上，S3断开时，A8，A9必须为1，0。
即当S2和S1合上，S3和S0断开时，译码电路输入地址线的值地址线0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0二进制 0 1 1 0 片选片内端口寻址十六进制 0~7H 0~7H所以，CS0地址为：180H~187H共8个端口地址。
CS1地址为：188H~18FH共8个端口地址。
CS2地址为：190H~197H共8个端口地址。
CS3地址为：198H~19FH共8个端口地址。
CS4地址为：1A0H~1A7H共8个端口地址。
CS5地址为：1A8H~1AFH共8个端口地址。
CS6地址为：1B0H~1B7H共8个端口地址。
CS7地址为：1B8H~1BFH共8个端口地址。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
举例: 举例:
30h 发送 传送
命令寄ห้องสมุดไป่ตู้器
31h
CPU
数据寄存器
32h 读取
状态寄存器
CPU与I/O端口 CPU与I/O端口
二、端口地址编址方式
地址 0000H ... ... ... ... ... ... ... ...
I/O空间 I/O空间 256个 （256个） 整
整 1.统一编址（存储器映象方式） 1.统一编址（存储器映象方式） 统一编址 个 地 址 从存储器空间划出一部分地址空间 0100H 空 M空间 00FFH 间 (65280个 (65280个) I/O设备 设备， I/O接口中的端口当作 给I/O设备，把I/O接口中的端口当作 64KB） （64KB） 存储器单元一样进行访问。 存储器单元一样进行访问。 FFFFH 优点： 优点： 编址空间， （1）I/O 编址空间， 的I/O （2 ） 设 的I/O ， 。 点： 点： 存储器的地址空间， （1 ） 存储器的地址空间， 存储器 。 （2 ） I/O ， 行 。
(I/O映象方式 映象方式) 2.独立编址(I/O映象方式) 接口中的端口地址单独编址， 接口中的端口地址单独编址， 而不与存储空间合一起。 而不与存储空间合一起。 主要优点： 主要优点： I/O端口地址不占用存储器空间 端口地址不占用存储器空间； (1) I/O端口地址不占用存储器空间； I/O指令短 执行速度快； 指令短， (2) I/O指令短，执行速度快；
3、Intel系列微机I/O编址 Intel系列微机I/O编址 系列微机I/O Intel系列微处理器支持I/O独立编址方式和 系列微处理器支持I/O Intel系列微处理器支持I/O独立编址方式和 I/O统一编址方式 统一编址方式。 I/O统一编址方式。 Intel系列微机系统仅支持I/O独立编址方式。 Intel系列微机系统仅支持I/O独立编址方式。 系列微机系统仅支持I/O独立编址方式
3. I/O指令 指令 格式： 格式： IN 、 OUT 结果：完成I/O端口和 端口和EAX、AX、AL之间的数据传 结果：完成 端口和 、 、 之间的数据传 可使用直接寻址(单字节地址指令 单字节地址指令)和间接寻址 送。可使用直接寻址 单字节地址指令 和间接寻址 (双字节地址指令 方式。 双字节地址指令)方式 双字节地址指令 方式。
第3章
基本的I/O接口 基本的I/O接口 I/O I/O地址译码 ----I/O地址译码
内容提要:
什么叫接口技术? 接口具有哪些功能? 接口与CPU如何交换数据? I/O端口及其编址方式 I/O地址译码电路原理
I/O接口概述 3.1 I/O接口概述
接口（Interface） 一、接口（Interface） 就是CPU与外界的连接电路, 就是CPU与外界的连接电路,或者说是与外界进行 CPU与外界的连接电路 信息交换的界面。 信息交换的界面。
无条件传送方式（同步传送） 无条件传送方式（同步传送） 条件传送方式（查询方式）； 条件传送方式（查询方式）； 中断传送方式 直接存储器存取(DMA) (DMA)传送方式 直接存储器存取(DMA)传送方式
一、无条件传送方式（同步传送） 无条件传送方式（同步传送）
特点
条件是己知的情况 时外部设备是准备好的， I时外部设备是准备好的，O时外设空闲 不用查询外设的状态信息 直接使用IN OUT指令完成数据传送 IN或 直接使用IN或OUT指令完成数据传送 要求 • 接口加缓冲器 应用 • 对简单外设的操作
I/O端口访问 4. I/O端口访问
所谓对端口的访问就是CPU对端口的读 写， 所谓对端口的访问就是 对端口的读/写 对端口的读 将端口的数据传送存储器。 将端口的数据传送存储器。
三、独立编址方式的I/O端口访问 独立编址方式的I/O端口访问 I/O
1. I/O端口地址空间 端口地址空间 个独立编址的8位端口空 I/O端口地址空间：64K(216)个独立编址的 位端口空 端口地址空间： 端口地址空间 个独立编址的 个连续8位端口可作为 个连续8位 间。2个连续 位端口可作为 位端口，4个连续 位 个连续 位端口可作为16 位端口， 个连续 端口可作为32 位端口处理。 端口可作为 位端口处理。 I/O端口地址信号：借用 端口地址信号： 地址线信号， 端口地址信号 借用RAM地址线信号，和 IOW / 地址线信号 IOR信号线，以及表示 信号线， 正在工作的AEN的反相 信号线 以及表示DMA正在工作的 正在工作的 的反相 信号组成。 信号组成。 2. I/O端口地址寻址方法 端口地址寻址方法 I/O端口支持直接寻址和间接寻址方式。 端口支持直接寻址和间接寻址方式。 端口支持直接寻址和间接寻址方式 直接寻址：使用一字节立即数寻址， 直接寻址：使用一字节立即数寻址，端口寻址范围 00H～FFH 共256个。 ～ 个 间接寻址：使用DX寄存器间接给出I/O端口地址 寄存器间接给出 端口地址， 间接寻址：使用 寄存器间接给出 端口地址，可 寻址的范围是 0000H～FFFFH 共64K个。 ～ 个
采用硬件与软件相结合的方法， 采用硬件与软件相结合的方法，研究微处理器如何与外 界进行最佳连接，实现高效可靠的信息交换的一门技术 的信息交换的一门技术。 界进行最佳连接，实现高效可靠的信息交换的一门技术。
二、接口信息与功能
1、接口信息 • 数据信号
如：8位、16位、32位数据； 16位 32位数据； 位数据 CPU
3.3
I/O端口及其编址方式 I/O端口及其编址方式
一、I/O端口 I/O端口 I/O端口 接口电路中能被CPU直接访问的寄存器。 能被CPU直接访问的寄存器 I/O端口：是接口电路中能被CPU直接访问的寄存器。
I/O端口地址： 接口中不同寄存器的编号。CPU通过端 I/O端口地址：对接口中不同寄存器的编号。CPU通过端 端口地址 寄存器的编号 口地址向接口电路中的寄存器发送命令， 口地址向接口电路中的寄存器发送命令，读取状态和 传送数据。 传送数据。 端口的种类：一个接口可以有几个I/O端口。 端口的种类：一个接口可以有几个I/O端口。 I/O端口 如命令口、状态口和数据口，分别对应于命令寄存器、 如命令口、状态口和数据口，分别对应于命令寄存器、 状态寄存器和数据寄存器。 状态寄存器和数据寄存器。
单字节地址指令 其指令格式为： 其指令格式为： IN AL, PORT OUT PORT, AL
；输入 ；输出
PORT: 是一个 位的字节地址，范围：00H～FFH, 是一个8位的字节地址 范围： 位的字节地址， ～ 最多可访问256个端口。 个端口。 最多可访问 个端口 数据寄存器： 数据寄存器：AL/AX 例如： 例如： IN AL, 60H
地址 00H FFH ... ... ... ...
I/O空间 I/O空间 256） （256）
地址 0000H
...
PC系列、 PC系列、 系列 80系列 Z-80系列
M空间 64KB） （64KB）
FFFFH
I/O操作和存储器操作层次清晰 程序的可读性强。 操作和存储器操作层次清晰， (3) I/O操作和存储器操作层次清晰，程序的可读性强。 缺点: 缺点: I/O指令种类有限， I/O空间不易扩展 I/O指令种类有限， I/O空间不易扩展 指令种类有限
PORT:为16位的两字节地址。范围：0000H～FFFFH，则最 为 位的两字节地址 范围： 位的两字节地址。 ～ ， 多可寻址2 个端口。 多可寻址 16=64K个端口。 个端口 端口间址寄存器： 端口间址寄存器：DX 例如： 例如： MOV DX,300H ;300H为扩展板 为扩展板8255A的PA端口 为扩展板 的 端口 IN AL,DX MOV DX,301H ; 301H为扩展板 为扩展板8255A的PB端口 为扩展板 的 端口 OUT DX,AL
•
缓冲器
数据来 自外设
CE
8位 位
数据总线
地址译码器 IO/M RD
缓冲器
(a)无条件输入 (a)无条件输入
地址 总线
8位 位
数据总线 地址 总线
数据 到外设
CE
(b)无条件输出 (b)无条件输出
地址译码器
IO/M WR
二、条件传送方式（查询方式） 条件传送方式（查询方式）
工作原理 CPU先查询外设的状态信息是否准备好 先查询外设的状态信息是否准备好; CPU先查询外设的状态信息是否准备好; 准备好,就传送数据; 准备好,就传送数据; 否则,继续查询。 否则,继续查询。 特点 CPU与外设间自然同步 CPU与外设间自然同步 要求 需要增加表示外设状态的简单硬件电路。 需要增加表示外设状态的简单硬件电路。 应用 适用在CPU不太忙且传送速度要求不太高时。 CPU不太忙且传送速度要求不太高时 适用在CPU不太忙且传送速度要求不太高时。
地址 数据 控制 数据 控制 状态
• 状态信号
I/O 设备
表示外设是否准备好信号。 表示外设是否准备好信号。
如：READY、BUSY、ACK READY、BUSY、
接口电路
• 控制信号
表示启动、停止外设之类的信号 (STROBE) 表示启动、
3.2
I/O数据的传输控制方式 I/O数据的传输控制方式
三、中断传送方式
主程序
执
工作原理 行 子 由外设向CPU发出中断请求； CPU发出中断请求 由外设向CPU发出中断请求； 程 序 CPU暂停原程序执行 转入中断服务； 暂停原程序执行， CPU暂停原程序执行，转入中断服务； 继 续 执 完成后返回原程序继续执行。 完成后返回原程序继续执行。 行 特点 CPU不用等待外设 提高CPU的利用率。 CPU与外设 不用等待外设， CPU的利用率 CPU不用等待外设，提高CPU的利用率。 CPU与外设 可同时工作。 可同时工作。 要求 接口中需要中断控制逻辑支持。 接口中需要中断控制逻辑支持。 应用 适用于非高速度大量数据传送时。 适用于非高速度大量数据传送时。