第2章IO端口地址译码技术培训教材
合集下载
端口地址译码 课件
2
端口编址方式（ 二、 I/O端口编址方式（统一、独立） 端口编址方式 统一、独立）
1. I/O统一编址（存储器映象 编址） 统一编址（ 编址） 统一编址 存储器映象I/O编址 一个I/O端口等同于一个存储器单元。存储单元和 一个 端口等同于一个存储器单元。存储单元和I/O 端口等同于一个存储器单元 端口统一编址。 端口统一编址。 优点： 优点： 1）对I/O端口的访问命令与对存储器单元访问相同， ） 端口的访问命令与对存储器单元访问相同， 端口的访问命令与对存储器单元访问相同 不必使用专用I/O指令 指令； 不必使用专用 指令； 2）外设数目或 寄存器数几乎不受限制。 寄存器数几乎不受限制。 ）外设数目或I/O寄存器数几乎不受限制 3）微机系统读写控制逻辑较简单。 ）微机系统读写控制逻辑较简单。 缺点： 缺点： 1）I/O端口占用部分 端口占用部分MEM空间，可用 空间， 空间减小； ） 端口占用部分 空间 可用MEM空间减小； 空间减小 2）对MEM访问指令较长，执行速度较慢； 访问指令较长， ） 访问指令较长 执行速度较慢； 3）I/O端口地址译码时间较长。 ） 端口地址译码时间较长。 端口地址译码时间较长
返回28页
扩展槽I/O接口卡端口地址 扩展槽 接口卡端口地址(0100H-03FFH)：表2-2 接口卡端口地址 ：
I/O接口名称 接口名称 游戏控制卡 并行口控制卡1 并行口控制卡 并行口控制卡2 并行口控制卡 串行口控制卡1 串行口控制卡 串行口控制卡2 串行口控制卡 原型插件板(用户可用 原型插件板 用户可用) 用户可用 同步通信卡1 同步通信卡 同步通信卡2 同步通信卡 单显MDA 单显 彩显CGA 彩显 彩显EGA/VGA 彩显 软驱控制卡 硬驱控制卡 PC网卡 网卡
端口地址选用原则： 三、用户I/O端口地址选用原则： 用户 端口地址选用原则 1）系统配置占用的端口地址一律不能用； ）系统配置占用的端口地址一律不能用； 2）厂家声明保留的端口地址不要用； ）厂家声明保留的端口地址不要用； 3）其余端口地址可用，为避免冲突最好采用 ）其余端口地址可用，为避免冲突最好采用DIP。 。
端口编址方式（ 二、 I/O端口编址方式（统一、独立） 端口编址方式 统一、独立）
1. I/O统一编址（存储器映象 编址） 统一编址（ 编址） 统一编址 存储器映象I/O编址 一个I/O端口等同于一个存储器单元。存储单元和 一个 端口等同于一个存储器单元。存储单元和I/O 端口等同于一个存储器单元 端口统一编址。 端口统一编址。 优点： 优点： 1）对I/O端口的访问命令与对存储器单元访问相同， ） 端口的访问命令与对存储器单元访问相同， 端口的访问命令与对存储器单元访问相同 不必使用专用I/O指令 指令； 不必使用专用 指令； 2）外设数目或 寄存器数几乎不受限制。 寄存器数几乎不受限制。 ）外设数目或I/O寄存器数几乎不受限制 3）微机系统读写控制逻辑较简单。 ）微机系统读写控制逻辑较简单。 缺点： 缺点： 1）I/O端口占用部分 端口占用部分MEM空间，可用 空间， 空间减小； ） 端口占用部分 空间 可用MEM空间减小； 空间减小 2）对MEM访问指令较长，执行速度较慢； 访问指令较长， ） 访问指令较长 执行速度较慢； 3）I/O端口地址译码时间较长。 ） 端口地址译码时间较长。 端口地址译码时间较长
返回28页
扩展槽I/O接口卡端口地址 扩展槽 接口卡端口地址(0100H-03FFH)：表2-2 接口卡端口地址 ：
I/O接口名称 接口名称 游戏控制卡 并行口控制卡1 并行口控制卡 并行口控制卡2 并行口控制卡 串行口控制卡1 串行口控制卡 串行口控制卡2 串行口控制卡 原型插件板(用户可用 原型插件板 用户可用) 用户可用 同步通信卡1 同步通信卡 同步通信卡2 同步通信卡 单显MDA 单显 彩显CGA 彩显 彩显EGA/VGA 彩显 软驱控制卡 硬驱控制卡 PC网卡 网卡
端口地址选用原则： 三、用户I/O端口地址选用原则： 用户 端口地址选用原则 1）系统配置占用的端口地址一律不能用； ）系统配置占用的端口地址一律不能用； 2）厂家声明保留的端口地址不要用； ）厂家声明保留的端口地址不要用； 3）其余端口地址可用，为避免冲突最好采用 ）其余端口地址可用，为避免冲突最好采用DIP。 。
第2章 I0端口地址译码技术
申明保留的地址，不要使用 用户可使用300H--31FH地址
2.3 I/O端口地址的译码
将来自地址总线上的地址代码翻译成为所需要 访问的端口。
I/O端口地址译码电路结构：
译码电路的输入信号
地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、
是否采用奇/偶地址和DMA传送方式
74LS20 &
≥1 ≥1
74LS32
≥ 1 R77AH
读/写操作77AH端口地址的译码电路
A 10
74LS04
AAAAAAA1843965
A 15
A 14
A 13 A 12
A 11
A7
A2 A0
AEN
IOR
IOW
74LS30 &
≥1
&
≥1 74LS20 &
74LS 32
≥1
≥1
R 77AH
≥1
W 77AH
据 要 锁
（ 没 存
锁存器 有再次 器外的部输输
出1端3 14
变1。7
就
一D 4直
D5 D6
保
持Q Q Q
4原
5
6
来12
15 16
锁
存
的
信出息设不备
18
D7
Q 7 19
IOW
译码片选
74LS32
11 1
+5V
CLK CL R
I/O地址译码方法
地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，
A3
74LS32
A1
74LS30
A2 74LSO4
A1
2.3 I/O端口地址的译码
将来自地址总线上的地址代码翻译成为所需要 访问的端口。
I/O端口地址译码电路结构：
译码电路的输入信号
地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、
是否采用奇/偶地址和DMA传送方式
74LS20 &
≥1 ≥1
74LS32
≥ 1 R77AH
读/写操作77AH端口地址的译码电路
A 10
74LS04
AAAAAAA1843965
A 15
A 14
A 13 A 12
A 11
A7
A2 A0
AEN
IOR
IOW
74LS30 &
≥1
&
≥1 74LS20 &
74LS 32
≥1
≥1
R 77AH
≥1
W 77AH
据 要 锁
（ 没 存
锁存器 有再次 器外的部输输
出1端3 14
变1。7
就
一D 4直
D5 D6
保
持Q Q Q
4原
5
6
来12
15 16
锁
存
的
信出息设不备
18
D7
Q 7 19
IOW
译码片选
74LS32
11 1
+5V
CLK CL R
I/O地址译码方法
地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，
A3
74LS32
A1
74LS30
A2 74LSO4
A1
第二章IO端口地址译码技术
12:28
2
一、 I/O端口及I/O操作（续）
3.命令、接口与I/O端口关系
一个接口中有多个I/O端口； 一个I/O端口可接受多种命令，对应多个寄存 器。
4、I/O操作
通常所说的I/O操作是指对I/O端口的操作，而 不是对I/O设备的操作，即CPU所访问的是与I/O 设备相关的端口，而不是I/O设备本身。
&
A0
AEN IOR
IOW12:28
1
1 Y (读）
1 Y (写）
27
分析门电路译码电路
A9
A8
&
A7
A6
1
A5 A4
A3
A2
1
A1 AEN
协处12理:28 器
00F0-00FFH
17
扩展槽I/O接口卡端口地址(0100H-03FFH)：
I/O接口名称
地址范围
游戏控制卡
0200-020FH
并行口控制卡1
0370-037FH
并行口控制卡2
0270-027FH
串行口控制卡1
03F8-03FFH
串行口控制卡2
02F8-02FFH
原型插件板(用户可用)
第二章 I/O端口地址译码技术
外部设备选择功能是接口电路应具备的基本功 能之一，因此，作为进行设备端口选择的I/O 端口地址译码电路是每个接口电路中不可缺少 的部分。
本章主要讨论： I/O端口基本概念 I/O端口基本原理、基本方法 I/O端口译码电路的设计
12:28
1
§2.1 I/O端口及其编址方式
I/O端口地址和存储器地址可以重叠而不会相 互混淆。
12:28
7
2.I/O独立编址的特点（续） 缺点：
第02章 IO端口地址译码技术
故不设状态口。
② 端口的数目设置：与接口电路的规模和功能有关。 （4）端口的共用技术 一般情况下，一个端口只允许接纳一种信息，但有些接口 芯片允许同一端口既作命令口用，有作状态口用，或允许向同
一命令口写多个命令字，这就产生了端口共用问题。
当多个命令字写到同一命令口时，命令寄存器采用以下办 法来识别不同的命令：
3
第2章 I/O端口地址译码技术
（1）在命令字中设置特征位或设置专门的访问位，根据特征位 来识别不同的命令（8255）。 （2）在编写初始化程序时，按先后顺序向同一端口写不同的命 令字，命令寄存器就根据这种先后顺序的约定来识别不同 的命令（8251）。 （3）有的是采用两种方法相结合的手段来解决端口的共用问题 （8259）。 2、端口的编址 （1）外设端口和存储器统一编址 ① 在这种编址方式中， 将存储器空间分出一部分给外设 端口，CPU对存储器的访问或对外设的访问使用同一个 操作指令。例如与存储器交换数据用MOV传送指令，与 外设交换数据也用MOV传送指令，是访问存储器还是访 问外设，用不同的地址加以区别。
指令加以区别。因此这种编址方式又称为覆盖编址方式。
5
第2章 I/O端口地址译码技术
② 优点：是不占用存储器地址，因而不会减少存储器容量，专门的 I/O指令比存储器指令执行速度快， 并且与存储器指令区 别明显，从而使程序中的I/O操作清晰，可读性强。 ③ 缺点：是这种方式只能传送数据而无算术或逻辑运算功能。 （3）独立编址方式的端口访问 单字节——当端口地址为单字节宽度时，采用直接寻址方式(AL，AX) 最多可访问256个端口，系统主板上接口芯片的端口。 例：IN AL，port; 将port端口内容送AL IN AX，port; 将port和port+1端口内容送AX OUT port，AL; 将AL内容输出到port端口 OUT port，AX; 将AX内容送port和port+1端口 双字节——当端口地址宽度为双字节宽度时采用间接寻址方式（DX） 最多可访问216，64K 个端口，I/O扩展槽的接口控制卡上 的端口。 例：MOV DX，port IN AL，DX ;将DX指向的端口中读一个字节送AL MOV DX，port IN AX，DX ;将DX和DX+1指向的2个端口组成一个字送AX
第二章端口地址译码（修）
第二章端口地址译码（修）第二章 I/O端口地址译码技术2.1 I/O端口及其编址方式一、I/O 端口和I/O操作1.I/O端口端口：微处理器与I/O设备直接通信的地址。
CPU只所以能够准确无误地与各个I/O接口芯片或I/O接口逻辑电路进行通信，就是因为各个I/O接口芯片或I/O接口逻辑电路具有各自的端口地址。
2.I/O操作I/O操作：I/O端口的操作；包括，端口的输入操作和输出操作两类。
二、端口地址的编址方式所谓寻址方式就是如何实现对I/O 端口的访问问题。
即称之谓I/O 端口寻址。
1.统一编址方式(存储器映象I/O寻址方式)统一编址：指从存储器空间划出一部分地址空间给I/O接口设备，把I/O接口中的端口视作存储器单元一样的进行访问，不设置专门的I/O指令。
统一编址的特点：⑴ I/O 端口与存储器共用同一地址空间。
在系统设计时，指定某地址空间内的一个区域供I/O设备使用，即每一个I/O端口占用存储器空间的一个地址。
⑵ CPU 对I/O端口的管理，是利用对存储器单元进行操作的指令来实现数据传送的，大大增加了程序设计的灵活性，并使CPU对I/O 设备控制更为方便。
⑶ CPU 通过地址总线的最高位状态和读/写控制命令，确定是对存储器访问还是对I/O端口进行访问。
无论对存储器还是对I/O端口访问，CPU一视同仁地将其视为存储空间的一个单元。
⑷统一编址I/O端口占用了存储器地址空间，使存储器容量减少，此外指令长度比专用I/O指令要长，执行时间也长。
2.独立编址方式独立编址：I/O 端口和存储器分别建立两个地址空间，并且相互独立。
CPU 设置专门的输入/输出指令实现对I/O端口的访问。
独立的I/O编址的特点：⑴ I/O设备的端口地址空间与存储器地址空间完全分开，各自独立。
⑵ CPU 使用各自的控制命令对存储器和I/O设备进行访问控制。
⑶ CPU 对I/O设备的管理是使用专门的输入(IN)和输出(OUT)指令来实现数据传输，而输入/输出数据通道则是共用的总线结构。
第二章 IO端口地址译码技术习 题
0 0 0 1 0 &
74LS138 3-8译码器
PC总线
端口译码电路
3.设计一个译码电路，要求产生 2A8H～2AFH共8个端口地址的选通信 号
4.设计端口地址为218H的译码电路
5.分析上图74LS138各输出端的译码地址
A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW
8.有一个2732EPROM（4KX8）芯片的译码 电路如下图所示,试求: 1)计算2732芯片的存储容量； 2) 给出2732芯片的地址范围； 3) 是否存在地址重叠区?
思考1： Y2~ Y7 译出的端口地址 各是多少？ Y Y Y Y Y Y Y Y
7 6 5 4 3 2 1 0
1 0 1 0 1 0 1 0 A0 1 1 0 0 1 1 0 0 A1 1 1 1 1 0 0 0 0 A2 0 PC AEN 1 A3 1 总 A4 0 A5 0 线 A6 0 A7 0 A8 1 A9 0 IOR 0 &
218 A HHale Waihona Puke 0 0 0 1 0 &
B C G1 G2A
&
G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138 3-8译码器
端口译码电路
PC总线
6.某接口电路如下，需设计其译码电路。
/IOR A2～A9 译码 电路 /IOW 300H～303H /CS A0～A1 8255
AEN
7.求74LS138的地址范围？
第二章 I/O端口地址译码技术 习 题
1.已知并行接口芯片8255A有4个端口，片
选信号 CS 为低电平有效。试设计一个 译码电路，使该芯片的4个端口地址为 2F0H～2F3H。
IO端口地址译码PPT课件
同步通信卡1
3A0H～3AFH
同步通信卡2
380H～38FH
单显MDA
3B0H～3BFH
彩显CGA
3D0H～3DFH
彩显EGA/VGA
3C0H～3CFH
硬驱控制卡
1F0H～1FFH
软驱控制卡
3F0H～3F7H
PC网卡
360H～36FH
.
本章7首页
5.2.3 I/O端口地址译码
1. I/O地址译码电路工作原理及作用
.
本章12首页
本章要点
端口的概念 端口的地址编址方式及其特点 I/O端口地址选用的原则 掌握I/O端口地址译码电路的工作原理 I/O端口地址译码电路的设计与分析
.
本章13首页
片间选择：高位地址＋控制信号
译码电路
片选信号
高位地址、 低位地址的划分
片内端口选择：低位地址直接与接口芯片地址线相连
.
本章8首页
5.2.3 I/O端口地址译码（续）
3. I/O端口地址译码电路设计
A9
地址范围：n根地址线未参与译码，译出地址含2n个 1）固定式端口地址译码 门电路译码法——单个地址或地址范围
微机原理与接口
(第5章）
信息工程学院 电子信息工程教研室
.
1
5.2 I/O端口地址译码技术
主要内容
5.2.1 I/O端口及其编址方式 5.2.2 I/O端口地址分配 5.2.3 I/O端口地址译码
.
2
5.2.1 I/O端口及其编址方式
1. I/O端口和I/O操作
1）I/O端口
端口（port）：是接口电路中能被CPU直接访问的寄存器。
C
Y0
2.第二章 IO端口地址译码技术
Y2
Y3 Y4
G2B G2A G1
Y5
Y6 Y7
IOW
逻辑门电路进行I/O地址译码
A9 A8 A7 A6 A5 A2 A4 A3 AEN A1 A0
74LS03
3E7H
1. 固定式端口地址译码
接口中用到的地址不能更改，分为单端口地址 译码和多个端口地址译码两种情况 例1. 使用74LS30/20/32和74LS04设计2F8的只读 译码电路 表2.3 译码电路输入地址线的值
A9 1
Y7
端口31 31F
A4~A0
A0 A1 A2 A3 A4
MOV DX,301H ( 31FH ) IN AL,DX D0~D7 IOR
300~31FH
端口0 300 端口1 301
IOW AEN CPU A9 A8
A7 1 1 0
A6 A5
0 0
端 口 译 码 电 路
端口1 302 Y0 CS
方法1：使用基本的逻辑门
304H ~ 307H
A0 A1 A2 CPU A3 A4 A5 A6 A7 A8 A9
D0-D7
A6 A7 A8 A9
1
A2 A3 A4
__ Y0 __ Y1
端口0 端口1 端口2 端口3
….
__ Y6 __
G1
Y7
31C~31FH
（扩展槽上接口卡的地址译码电路）
以Y0为例：
通过跳线控制其逻辑电平组合决定具体选中哪一个扩展卡
A9 1 1 1 1
A8 A7 A6 1 0 0 1 0 0 1 0 0 1 0 0
A5 0 0 0 0
介绍74LS245
8位双向缓冲器 • 控制端连接在一起， 低电平有效 • 可以双向导通 • 输出与输入同相
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
译码方法
**端口奇偶地址（SBHE）
低位地址部分：连到接口电路以区分内部和端口地址
高位地址部分：组合控制信号产生接口的选择信号cs
地址线 控制信号线
译码 电路
接口选择线 内部端口选择线
计算机科学学院
固定式译码
所谓固定是指接口中用到的端口地址不能更改
接口中只有一个端口时可采用门电路构成。 接口中有多个端口时一般采用译码器电路构成，常见的译码 器有74LS138、74LS154等。
外设占用了内存单元，使内存容量减小。
计算机科学学院
独立编址
I/O端口地址空间与存储器地址空间相互独立。
计算机科学学院
独立编址(续)
这种方式的优点是： （1）MEM地址空间不受I/O端口地址空间影响； （2）端口数量不多，占用地址线少，地址译码简单，速度较快； （3）访问端口和MEM和指令有明显区别,便于理解和检查。
源RAM地址用ES:DI(EDI)/DS:SI(ESI)指定。 EFLAG寄存器中DF位来决定地址加和减。 结果：通过前缀REP在I/O端口和连续的存储器空间 之间传送数据。
计算机科学学院
I/O端口的地址分配
I/O接口硬件分类
系统板上I/O芯片和I/O扩展槽接口卡。
I/O端口地址分配
PC系列I/O地址线有16根，对应64K空间； I/O端口译码只使用了A0-A9，共1024个端口； 地址范围为0000H~03FFH。
第二章 I/O端口地址译码技术
❖ I/O端口及其编址方式 ❖ I/O端口地址分配 ❖ I/O端口地址译码 ❖ GAL器件在I/O端口地址译码中的应用
计算机科学学院
I/O端口
端口：接口电路中能被CPU直接访问的寄存器的地址。
I/O端口地址: 接口的基地址 + 端口编号。
分类U
状态
外设
命令端口
控制
**访问设备实际上是访问相关的端口**。 计算机科学学院
I/O端口的编址方式
统一编址
连接方式与访问形式与存储器的操作统一
接口 = 存储器芯片 独立编址
端口 = 存储单元
连接方式近似于存储器的连接 端口的访问与存储器的操作不同
计算机科学学院
计算机科学学院
统一编址(续)
这种方式的优点是： （1）CPU对外设的操作可使用全部的存储器操作指令，故指 令多，使用方便。如可以对外设中的数据（存于外设的寄存器 中）进行算术和逻辑运算，进行循环或移位等。 （2）内存和外设的地址分布图是同一个。 （3）不需要专门的输入输出指令以及区分是存储器还是I/O操 作的控制信号。 缺点是：
计算机科学学院
端口访问指令
格式：IN、OUT。
结果：以直接或间接寻址的方式完成I/O端口和AX、AL之间 的数据传送。
举例：mov dx, 3fdh in al, dx
mov al, 36H out 43h, al
计算机科学学院
块I/O指令**自学
格式：INSB/W/D、OUTSB/W/D。 参数：用DX指定I/O端口地址，输入/输出时的目的/
I/O 接 口 名 称 游戏控制卡 并行口控制卡1 并行口控制卡2 串行口控制卡1 串行口控制卡2 原 型 插 件 板 (用 户 可 用 ) 同步通信卡1 同步通信卡2 单 显 M DA 彩 显 CGA 彩 显 E G A /V G A
软驱控制卡 硬驱控制卡
PC网 卡
地址范围 0 2 0 0 -0 2 0 F H 0 3 7 0 -0 3 7 F H 0 2 7 0 -0 2 7 F H 0 3 F 8 -0 3 F F H 0 2 F 8 -0 2 F F H 0 3 0 0 -0 3 1 F H 0 3 A 0 -0 3 A F 0 3 8 0 -0 3 8 F H 0 3 B 0 -0 3 B F H 0 3 D 0 -0 3 D F H 0 3 C 0 -0 3 C F H 0 3 F 0 -0 3 F F H 0 1 F 0 -0 1 F F H 0 3 6 0 -0 3 6 F H
缺点是： （1）专用I/O指令增加指令系统复杂性； （2）I/O指令有限，程序设计灵活性较差； （3）要求处理器提供MEMR/MEMW和IOR/IOW两组控制信号，增加 了控制逻辑的复杂性。
计算机科学学院
端口地址的寻址方式
I/O端口支持直接寻址和间接寻址方式。 直接寻址是使用一字节立即数寻址，端口寻址范围为 00H~FFH共256个。 间接寻址是使用DX寄存器间接给出I/O端口地址，可 寻址的范围是0000H~FFFFH共64K个端口。
***不同的微机系统 对I/O端口地址的分 配不同。
计算机科学学院
PC/AT系统析上接口芯片的端口地址
系统板端口地址： 0000H – 00FFH，即A8=A9=0，共256个端口。
I/O芯片名称 DMAC1 DMAC2 DMA页面寄存器 中断控制器1 中断控制器2 定时器 并行接口芯片(键盘接口) RT/CMOS RAM 协处理器
地址范围 0000-001FH 00C0-00DFH 0080-009FH 0020-003FH 00A0-00BFH 0040-005FH 0060-006FH 0070-007FH 00F0-00FFH
计算机科学学院
扩展槽上接口控制卡的端口地址
值得注意的端口地址
0300H – 031FH 一般用于开发实验中
4) b) 书写译码逻辑表达式
5) c) 设计逻辑电路
6) 3) 地址与电路的分析
1 2 3
A
Y0 15 14
B 74LS138 13
C
12
5
4 G2B
6
G2A G1
11 10 9 Y7 7
工作条件：
G1=1，G2A=G2B=0。
工作原理：
将复合的输入信号变为枚举的输出信号
计算机科学学院
固定式译码电路示例
1) 单端口地址译码电路P15 2) 多端口地址译码电路P16
3) a) 划分地址段
计算机科学学院
I/O端口地址选用的原则
避免地址冲突
✓凡是被系统配置所占用了的地址一律不用 ✓避免使用计算机厂家申明的保留地址 ✓采用地址开关，以避免和其他用户开发的接口卡发生地址冲突
计算机科学学院
I/O端口地址译码
电路组成
地址信号线： A8—A9
控制信号线：读写信号（IOR，IOW）
数据位数选择（I/OSC16） DMA传送选择（AEN，1：DMA）