IA-32结构微处理器与8086

合集下载

第2章 8086微处理器及其体系结构

第2章 8086微处理器及其体系结构

5
1985年:英特尔发布了80386处理器 年 英特尔发布了 处理器
历史上第一个具有“多任务”功能的 历史上第一个具有“多任务”功能的CPU
6
1993年:第一款与数字无关的处理器“Pentium” 年 第一款与数字无关的处理器“
内建MMX(多媒体指令集)
Pentium处理器集成了310万个晶体管,最初推出的初 始频率是60MHz、66MHz,后来提升到200MHz以上。 引入了SIMD(单指令多数据)执行方式
16
两种CPU指令执行模式对比
MPU 等待取指1 执行1 等待取指2 执行2 等待取指3 执行3
总线




忙ቤተ መጻሕፍቲ ባይዱ

传统微处理器的指令执行过程
BIU
取指1
取指2
取指3
取指4
取指5
取指6 执行6
EU 总线 忙
执行1 忙
执行2 忙
执行3 忙
执行4 忙
执行5 忙
8086CPU的指令执行过程-流水线工作模式
17
11
2003年英特尔发布了Pentium M处理器
Pentium M处理器加上802.11的无线WiFi技术,就构成了 英特尔Centrino(迅驰)移动运算技术的整套解决方案
12
2005年第二季度,基于“Smithfield”双核心的 英特尔Pentium 8XX处理器发布
Pentium 8XX处理器采用90纳米工艺生产,支持800MHz 前端总线,配备2MB二级缓存(每个核心1MB),能用两 个核心实现两个线程。
7
1997年英特尔发布了Pentium II处理器
Pentium II首次引入了S.E.C封装(Single Edge Contact)技术,将高速缓存与处理器整合在一块 PCB板上

微机原理与接口技术(第二版)课后习题答案

微机原理与接口技术(第二版)课后习题答案

微机原理与接口技术(第二版)课后习题答案微机原理与接口技术(第二版)课后题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统的区别是什么?微处理器是将CPU集成在一个芯片上,微型计算机是由微处理器、存储器和外部设备构成,而微型计算机系统则是微型计算机与管理、维护计算机硬件以及支持应用的软件相结合的系统。

1.2 CPU的内部结构由哪些部分组成?它应该具备哪些主要功能?CPU主要由算术逻辑单元、指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等寄存器组成。

它的主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。

1.3 采用总线结构的微型计算机有哪些优点?采用总线结构可以扩大数据传送的灵活性,减少连线。

此外,总线可以标准化,易于兼容和工业化生产。

1.4 数据总线和地址总线在结构上有什么不同?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?数据总线是双向的,而地址总线是单向的。

如果一个系统的数据和地址合用一套总线或者部分总线,就要靠信号的时序来区分。

通常在读写数据时,总是先输出地址,过一段时间再读或写数据。

1.8 给定一个模型,如何用累加器实现15×15的程序?LD A。

15LD H。

15LOOP: ADD A。

15DEC HJP NZ。

LOOPHALT第2章作业答案2.1 IA-32结构微处理器直至Pentium 4,有哪几种?IA-32结构微处理器有、、Pentium、Pentium Pro、Pentium II、Pentium III和Pentium 4.2.6 IA-32结构微处理器有哪几种操作模式?IA-32结构支持保护模式、实地址模式和系统管理模式三种操作模式。

操作模式决定了哪些指令和结构特性可以访问。

2.8 IA-32结构微处理器的地址空间是如何形成的?由段寄存器确定的段基地址与各种寻址方式确定的有效地址相加形成了线性地址。

IA-32微处理器有两种主要的工作方式实地址方式和保护

IA-32微处理器有两种主要的工作方式实地址方式和保护

6.2.7 任务切换 任何多用户/ 任何多用户 / 多任务操作系统的一个非常重要的 属性, 属性 , 就是它在各任务或各过程之间有快速切换的能 力。IA-32微处理器通过硬件支持,提供任务切换指令 IA-32微处理器通过硬件支持 微处理器通过硬件支持, 直接支持这种操作。 直接支持这种操作。
6.3 虚拟8086方式
在实地址方式下的存储器寻址与8086 是一样的 在实地址方式下的存储器寻址与 8086是一样的 , 是一样的, 32 位 地 址 线 中 的 A31 ~ A20 不 起 作 用 。 由 段 寄 存 器 (CS、SS、DS、ES)的内容*16作为段基地址,加上 CS、SS、DS、ES)的内容*16作为段基地址 作为段基地址, 16位的段内偏移量形成 位的物理地址 16 位的段内偏移量形成 20位的物理地址。 在实地址方 位的段内偏移量形成20 位的物理地址。 式下, 每一个段最大可达64K 字节。 式下 , 每一个段最大可达 64K 字节 。 所有的段都是可 读 、 写和可执行的 。 在实地址方式下的内存是不能分 写和可执行的。 页的,故线性地址和物理地址是统一的。 页的,故线性地址和物理地址是统一的。
6.2.6 IA-32微处理器中的特权级 IA-32微处理器中的特权级 IA-32微处理器中的每一个程序都是在一定的特权 IA-32微处理器中的每一个程序都是在一定的特权 等级下工作的。为了支持多用户、多任务操作系统, 等级下工作的 。 为了支持多用户 、 多任务操作系统 , 使操作系统程序和用户的任务程序分离, 使操作系统程序和用户的任务程序分离 , 使任务和任 务分离, IA-32微处理器中提供了 个特权等级。 务分离 , 在 IA-32 微处理器中提供了 4 个特权等级 。 利 微处理器中提供了4 用这个特权系统,可控制特权指令和I 用这个特权系统,可控制特权指令和I/O指令的使用, 指令的使用, 并控制对段和段描述符的访问。 并控制对段和段描述符的访问。

微机原理和接口技术课后习题答案周明德

微机原理和接口技术课后习题答案周明德

微机课后习题答案第一章:1.1 IA- 32结构微处理器直至Pentium4,有哪几种?8086. 80286.80386.80486.Pentium.Pentium MMX. Pentium Pro. Pentium Ⅱ. Pentium Ⅲ1.2 80386和8086在功能上有哪些区别?(1)从16位扩展为32位(2)从保护模式到实模式(3)片内存储管理单元1.3 80486和80386在功能上有哪些区别浮点支持1.4 Pentium相对于80486在功能上有什么扩展?(1)页从4KB扩展到4MB(2)内部寄存器仍是32位,但为了加快数据传送,内部数据总线是128和256位,外部数据总线是64位(3)增加了可编程中断控制器,以支持多个奔腾处理器系统(4)Pentium MMX引入了多媒体扩展指令集技术(MMX)1.5 Pentium Ⅱ以上的处理器采用了什么结构。

P6系列的超标量微结构。

1.6徽处理器、微型计算机和微型计算机系统三者之间有什么不同?微处理器:将cpu集成在一块集成电路芯片上。

微型计算机:由微处理器,存储器,输入输出接口电路和输入输出设备组成。

微型计算机系统:由微型计算机与运行、管理、维护计算机的软件组成。

1.7 CPU在内部结构上由哪几部分组成?CPU应该具备哪些主要功能?组成:内部寄存器阵列,累加器和算术逻辑单元,指令寄存器,指令译码器和控制信号的产生电路。

功能:进行算术逻辑运算,控制计算机按照程序的规定运行。

1.8 微型计算机采用总线结构的优点。

增加了数据传送了灵活性,减少了芯片之间的连线,因而减少了连线所占的面积。

且总线可以标准化,有利于工业生产和兼容。

1.9数据总线和地址总线在结构上有什么不同之处?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?区别:数据总线是双向的,地址总线是单向的。

区分:地址总线和数据总线是分时复用的,它们主要靠信号的时序来区分,通常在读写数据时,先发送地址,然后再将数据送到数据总线上。

硕士初试专业课目(自命题)考试大纲微机原理与接口技术

硕士初试专业课目(自命题)考试大纲微机原理与接口技术
3、8086的指令系统
8086指令的构成以及寻址方式;8086指令系统的类型、内容及其功能。
4、汇编语言程序设计
8086汇编语言源程序的结构、8086的伪指令及其功能、8086汇编语言源程序设计的方法、常用I/O设计中的DOS功能调用。
5、总线操作和系统总线
8086的两种组态引脚的定义及其在硬件结构和执行时序上的区别;总线操作的时序及其周期的组成;8086存储器读写周期与I/O读写周期及其区别。能读懂时序图,理解最大组态和最小组态下存储器读写周期的区别;系统总线按物理特性和功能特性的主要分类及其数据传输方式。
6、存储器
半导体存储器的种类及主要应用特性;RAM器件和ROM器件的容量与外部功能引脚的关系;用半导体存储器构成不同地址空间内存的硬件连接方法。
7、输入输出
计算机输入输出的寻址方式;CPU与外设间的接口信息;CPU与外设之间数据传送的方式。
8、中断
计算机中断技术的相关概念;8086中断源的类型、中断管理方式及其中断处理的过程;中断控制器8259A在微机系统中的功能机作用、初始化编程的方法。
分数:总分150分,其中基本概念题约80分,分析设计计算题约70分。
其它要求:无
三、主要参考书目
周明德《微机原理与接口技术》(第二版),人民邮电出版社。
西京学院2015年
硕士研究生入学考试自命题科目考试大纲
科目代码、名称:
814,微机原理与接口技术
专业类别:
□学术ห้องสมุดไป่ตู้专业学位□
适用专业:
机械工程(专业学位)专业
一、基本内容
1、微型计算机基础知识
常用名词术语、各种数制及二进制编码;微型计算机的组成及结构特点。
2、IA-32结构微处理器与8086

IA-32处理器的功能结构

IA-32处理器的功能结构
的数据 堆栈段(Stack Segment)主存中堆栈所在的区
域。程序使用的堆栈一定在堆栈段。 代码段寄存器CS,堆栈段寄存器SS,数据段寄存器
DS,附加段寄存器ES 。FS和GS都属于数据段性质 的段寄存器 段寄存器属于专门的寄存器,不能与通用寄存器一 样使用,只能用于保存与段基地址有关的信息
总线接口单元
指令队列、指令指针、段寄存器、地址加法器和总线 控制逻辑
管理与系统总线的接口,负责对存储器和外设访问
执行单元
ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行
指令执行的两个主要阶段:取指和执行
取指:从主存取出指令代码进入指令队列 执行:译码指令、并发出有关控制信号实现指令功能
处理器按照无符号整数求得结果 设置进位标志CF 设置溢出标志OF
程序员决定 操作数是无符号数,关心进位 操作数是有符号数,注意溢出
IA-32处理器的功能结构
溢出标志的判断方法
处理器硬件判断规则
最高位和次高位同时有进位或同时无进位, 无溢出;最高位和次高位进位状态不同,有 溢出
人工判断的简单规则
数据存储格式举例
例2-4 在0x1000开始的存储单元依次存放的
字节是0x12,0x34,0x56,0x78,如图2-7所
示。分别以字节、字和双字访问存储单元,
其结果如何?
0x1004
...
0x1003
0x78
0x1002
0x56
0x1001
0x34
0x1000
0x12
图2-7各单元存储情况
IA-32处理器的功能结构
执行CLI指令设置IF=0 执行STI指令设置IF=1
IA-32处理器的功能结构

第二章 IA-32结构微处理器

第二章 IA-32结构微处理器
15
AH BH CH DH
SP BP SI DI IP PSW CS DS SS ES
AL BL CL DL
数据寄存器
指针寄存器
变址寄存器
通 用 寄 存 器
控制寄存器
段寄存器
0
2.1 8086处理器结构
2.1.2 8086的内部寄存器结构 通用寄存器包含数据寄存器、地址指针寄存 器和变址寄存器
2.1.2 8086的内部寄存器结构 1、通用寄存器
变址寄存器SI和DI
SI:源变址寄存器;DI:目的变址寄存器; SI和DI一般与DS联合,可以确定源存储单元和目的 存储单元的物理地址; SI和DI具有自动增加或减小1的能力;
2.1 8086处理器结构
2.1.2 8086的内部寄存器结构 2、段寄存器
2.1 8086处理器结构
2.1.2 8086的内部寄存器结构 3、控制寄存器
位编号 15 14 13 12 11 10 9 名 称 8 7 6 5 4 AF 3 2 PF 1 0 CF OF DF IF TF SF ZF
条件码标志包含CF、PF、AF、ZF、SF、OF。
条件码标志的值一般由处理器根据运算结果自动设置, 其值与操作数有关;
AF,Auxiliary Carry Flag,辅助进位位
表征运算过程中第3位是否向第4位发生进位;
15 14 … 4 3 2 1 0
AF
PF,Parity Flag,奇偶效验位
当前累加器中所存放的数的奇偶效验情况; PF = 1,低8位中有偶数个‘1’; PF = 0,低8位中有奇数个‘1’;
1、总线接口单元
寄存器包括:CS、DS、SS、ES和IP; 20位地址加法器 6个字节的指令队列 总线控制接口 处理器与外部总线的接口电路 外部总线包括地址总线(20),数据总线(16)及 控制总线。

数字电子技术 第2章 IA-32结构微处理器与8086

数字电子技术 第2章 IA-32结构微处理器与8086

2.1 IA-32微处理器是8086的延伸
Intel 8086
功能扩展
性能提高
IA-32
6
物理与电子电气工程学院
2.1 IA-32微处理器是8086的延伸
16位扩展为32位 实模式到保护模式
浮点支持
功能扩展
MMX技术
流SIMD扩展(SSE)
MMU
7
物理与电子电气工程学院
2.1 IA-32微处理器是8086的延伸
器与外界设备传送数据.
BX(base):基址寄存器,常用于地址索引; CX(count):计数寄存器,常用于计数/保存计算值,如在移
位指令,循环(loop)和串处理指令中用作隐含的计数器. DX(data):数据寄存器,常用于数据传递。
15
物理与电子电气工程学院
1.通用寄存器
SP(Stack Pointer):堆栈指针,与SS配合使用,可指向目 前的堆栈位置; BP(Base Pointer):堆栈上的数据指针,可用作SS的一个
流水线技术
性能提高
片内缓存
8
物理与电子电气工程学院
2.2 8086的功能结构
通用 寄存 器
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 位
16位
输入/输出 控制电路
存 储 器 接 口
ALU
标志寄存器
执行部分 控制电路
mov al,10000001B add al,1 结果: (al)=10000010B
24
物理与电子电气工程学院
3. FLAGS寄存器
(4) CF(Carry Flag)进位标志位
flag的第0位是CF。 一般情况下,在进行无符号数运算的时候,它记 录了运算结果的最高有效位向更高位的进位值, 或从更高位的借位值。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
6. 数据流SIMD扩展( Streaming SIMD Extensions -SSE) 自Pentium III处理器开始,在IA32微处理器中引进了数据流SIMD(单指 令多数据)扩展(SSE)技术。SSE指令 集包括了70条指令,其中包含提高3D图 形运算效率的50条SIMD浮点运算指令、 12条MMX 整数运算增强指令、8条优化内 存中连续数据块传输指令。
同济大学电信学院
2.1.1 8086功能的扩展
128 位指令设计以支持媒体和科学应用 。由于这些指令所用的向量操作数允许应用 程序在多个向量元素上并行操作。元素能是 整数(从字节至四字)或浮点数(单精度或 双精度)。
同济大学电信学院
2.1.1 8086功能的扩展
在SSE2的基础上又增加了13个额外 的SIMD指令。SSE3 ( Streaming SIMD Extensions3)中13个新指令的主要目的 是改进线程同步和特定应用程序领域, 例如媒体和游戏。这些新增指令强化了 处理器在浮点转换至整数、复杂算法、 视频编码、SIMD浮点寄存器操作以及线 程同步等五个方面的表现,最终达到提 升多媒体和游戏性能的目的。
同济大学电信学院
2.1.2 8086性能的提高
到了奔腾处理器增加了第二个执行流水 线以达到超标量性能(两个已知的流水线u 和v,一起工作能实现每个时钟执行两条指 令)。
同济大学电信学院
2.1.2 8086性能的提高
Intel Pentium 4处理器是第一个基 于Intel NetBurst微结构的处理器。Intห้องสมุดไป่ตู้l NetBurst微结构是新的32bit微结构,它 允许处理器能在比以前的IA-32处理器更 高的时钟速度和性能等级上进行操作。 Intel Pentium 4处理器有快速的执行引擎 、Hyper流水线技术与高级的动态执行。 使指令执行的并行性进一步提高,从而 做到在一个时钟周期中可以执行多条指 令。
同济大学电信学院
2.1.1 8086功能的扩展
32位,无论从能表示的数的范围, 还是能寻址的物理地址,特别是能寻址 的物理地址都极大的扩展了。使得微处 理器能取代以前的所谓“大型机”,能 应用于各种领域,从而极大地促进了计 算机在各行各业中的应用。
同济大学电信学院
2.1.1 8086功能的扩展
32位地址能寻址4GB物理地址。到目 前,仍远大于主流计算机的实际内存配置 ,仍有广阔的应用余地。
同济大学电信学院
2.1.2 8086性能的提高
80386利用芯片内由6个能并行操作的 功能部件组成,从而使执行一条指令缩短为 两个时钟周期。
同济大学电信学院
2.1.2 8086性能的提高
80486将80386处理器的指令译码和执 行部件扩展成五级流水线,进一步增强了其 并行处理能力,在五级流水线中最多可有五 条指令被同时执行,每级都能在一个时钟周 期内执行一条指令,80486微处理器最快能 够在每个CPU时钟周期内执行一条指令。
同济大学电信学院
2.1.1 8086功能的扩展
1. 从16位扩展为32位 8086是16位微处理器。它的内部寄存 器的主体是16位的。它的主要用于存放操 作数的数据寄存器是16位的。它的主要的 用作为地址指针的指针寄存器也是16位的 。依赖分段机制,用20位段基地址加上16 位的偏移量形成了20位的地址,以寻址1MB 的物理地址。
同济大学电信学院
2.1.1 8086功能的扩展
2. 从实模式至保护模式 当1981年,IBM公司刚推出IBM-PC时 ,主频是5MHz,内存是64KB-128KB,没有 硬盘,只有单面单密度的软盘,到了 PC/XT,才有10MB硬盘。在这样的硬件资 源下,采用的操作系统是PC-DOS(MS-DOS )。这是单用户、单任务的磁盘操作系统 。操作系统本身没有程序隔离、没有保护 。这是DOS遭受病毒泛滥的内因。
同济大学电信学院
2.1.1 8086功能的扩展
以上三点是80386相对于8086的主要 功能扩展。
同济大学电信学院
2.1.1 8086功能的扩展
4. 浮点支持 工程应用、图形处理、科学计算等 要求浮点支持(实数运算)。因此,自 80486芯片开始,在IA-32微处理器中集 成了x87(及其增强)浮点单元。
同济大学电信学院
2.1.2 8086性能的提高
1. 利用流水线技术提高操作的并行性 提高性能的一个重要方面是利用超 大规模集成电路的工艺与制造技术提高 芯片的主频。即减少一个时钟周期的时 间。提高性能的另一重要方面是缩短执 行指令的时钟周期数。在8086中,利用 流水线把取指令与执行指令重叠,减少 了等待取指令的时间,从而使大部分指 令的执行为四个时钟周期。
同济大学电信学院
2.1.1 8086功能的扩展
随着PC机的大量普及,随着硬件性 能的迅速提高。要求有能保护操作系统 核心软件的多任务操作系统。为使这样 的操作系统能在微型计算机系统中应用 与普及,要求微处理器本身为这样的操 作系统提供支持。
同济大学电信学院
2.1.1 8086功能的扩展
于是,从80286开始,在80386中真 正完善保护模式。在保护模式下,程序 运行于四个特权级。这样,可以实现操 作系统核心程序与应用程序的严格的隔 离。保护模式支持多任务机制,任务之 间完全隔离。
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件(EA) 总线接口部件(BIU)
ALU
1 2 3 4 5 6 指令缓冲队列
同济大学电信学院
2.1.2 8086性能的提高
2. 引入片内缓存(CACHE) 随着超大规模集成电路技术的发展, 存储器的集成度和工作速度都有了极大的 提高。但是,相对于CPU的工作速度仍然 至少差一个数量级。为了减少从存储器中 取指令与数据的时间,利用指令执行的局 部性原理,把近期可能要用到的指令与数 据放在工作速度比主存储器更高(当然, 容量更小)的缓存中。
同济大学电信学院
2.1.1 8086功能的扩展
5. MMX技术 为支持多媒体技术的应用,如音乐 合成、语音合成。语音识别、音频和视 频压缩(编码)和解压缩(译码)、2D 和 3D 图形(包括 3D 结构映像)和流 视频等等。IA-32处理器中增加MMX技术 及相应的指令
同济大学电信学院
2.1.1 8086功能的扩展
第2章IA-32结构微处理与8086
2.1 2.2 2.3 2.4 2.5
8086/8088 CPU
8086/8088外围电路 80286 CPU 80386 CPU Pentium CPU
同济大学电信学院
2.1 IA-32 微处理器是8086的延伸
IA-32结构微处理器的增长基本上按摩 尔定律发展,已经经历许多代。但从使用者 (包括程序员)的角度来看,它是以8086处 理器为基础,是一个兼容的微处理器系列, 是8086在功能上和性能上的延伸。
同济大学电信学院
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位 20 位
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件(EA) 总线接口部件(BIU)
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位
EU功能:指令的
20 位
执行
其中主要由数据寄 存器、指针寄存器与算 术逻辑单元(ALU)组 成。EU从指令队列取出 指令代码,将其译码, 发出相应的控制信号, 数据在ALU中进行运算, 运算结果的特征保留在 标志寄存器中。
同济大学电信学院
2.1.2 8086性能的提高
这样的思想,进一步在处理器中实现, 即在处理器芯片中实现了缓存。目前,通常 在处理器芯片上有指令和数据分开的一级缓 存与指令与数据混合的二级缓存。且缓存的 容量越来越大。从而进一步提高了处理器的 性能。
同济大学电信学院
2.1.2 8086性能的提高
总之,IA-32系列处理器芯片就是沿着 这样的思路发展的。因此,8086是IA-32系 列处理器的基础。而且,任一种IA-32处理器 芯片在上电后,就是处在8086的实模式。根 据需要,用指令进入各种操作模式。所以, 学习IA-32处理器必须学习掌握8086,也只 能从8086入手。
同济大学电信学院
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位 20 位
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件(EA) 总线接口部件(BIU)
ALU
1 2 3 4 5 6 指令缓冲队列
图 2.1 8086 微处理器组成原理
当运算结束,BIU将运算结 果送入指定的内存单元或外设。 当队列空时,EU就等待, 直到有指令为止。当8088队列 空出一个字节,8086空出两个 字节时,BIU就自动执行一次 取指令周期,将新指令送入队 列。 若BIU正在取指令,EU发出 访问总线的请求,则必须等 BIU取指完成后,该请求才能 得到响应。 一般情况下,程序顺序执 行,当遇到跳转指令时,BIU 就使指令队列清空,从新地址 取出指令并立即传给EU执行。 同济大学电信学院
ALU
相关文档
最新文档