D触发器实验报告
触发器实验报告
触发器实验报告引言：触发器是数字电路中常见的基本组件之一，它能够存储和转换电信号，广泛应用于各种电子设备和系统中。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验原理：触发器是一种双稳态电路，能够固定保存输入信号的状态。
常见的触发器包括RS触发器、D触发器、JK触发器等。
本实验将以D触发器为例进行演示。
实验步骤：1. 准备实验器材：D触发器芯片、电源、示波器以及适配器等。
2. 连接电路：将D触发器芯片插入适配器，并按照实验电路图连接相关引脚。
3. 提供输入信号：通过开关或信号源向D触发器提供输入信号。
4. 观察输出信号：使用示波器监测D触发器的输出信号，并记录相关数据。
5. 测量实验数据：改变输入信号的频率和幅值，测量触发器的输出变化，并记录数据。
6. 分析实验结果：根据观察到的数据，分析D触发器的工作原理和特性。
实验结果与分析：通过实验观察和实际数据记录，我们可以得出以下结论：1. D触发器具有边沿触发和电平触发两种模式。
在边沿触发模式下，触发器仅在输入信号上升沿（或下降沿）时才进行状态转换；而在电平触发模式下，输入信号处于高电平（或低电平）时触发器状态保持不变。
2. D触发器的输出状态受到输入信号和时钟信号的控制。
输入信号为逻辑高电平时，若时钟信号为上升沿触发，则输出信号将与上一时钟周期的输入信号一致；若时钟信号为下降沿触发，则输出信号将与上一时钟周期的输入信号相反。
3. 改变输入信号的频率和幅值，我们发现触发器的输出信号频率和幅值也发生了相应的变化。
当输入信号频率较低时，触发器能够稳定存储和输出输入信号；而当输入信号频率较高时，触发器可能无法及时反应输入信号的状态变化，导致输出信号不准确。
实验应用：触发器作为数字电路中的重要组件，在现代电子技术中有着广泛的应用：1. 存储器芯片中广泛使用的触发器技术，使得计算机能够对数据进行有效地存储和读取。
2. 触发器在时序电路中的应用，能够实现时钟同步、状态变化检测等功能。
数字逻辑实验报告：触发器及其作用
数字逻辑实验报告：触发器及其作用一、实验目的1. 学习触发器的基本概念、类型及其工作原理；2. 掌握触发器的电路实现方法；3. 掌握使用触发器进行时序逻辑设计的方法。
二、实验原理触发器（Flip-flop）是数字逻辑电路中最基本的存储元件。
它可以在电路中实现数据的存储、时序的生成、状态的转移等功能。
触发器从功能上分为两大类：时序逻辑触发器和状态逻辑触发器。
时序逻辑触发器是指根据输入信号的时序变化来激发触发器输出端口状态变化的触发器，常见的有SR触发器、D触发器和JK触发器等。
状态逻辑触发器是指触发器的输出值与输入值中的某些形式的关系有关，常见的有T触发器和R-S触发器等。
此实验主要介绍SR触发器、D触发器、JK触发器的实现及其作用。
1. SR触发器SR触发器也称为RS触发器，它的英文全称是Set-Reset Flip-flop。
SR触发器的输入有两个：S、R。
当S=1，R=0时，Q输出为1；当S=0，R=1时，Q输出为0；当S=R=1时，Q的状态就不确定了。
具有这个不确定状态的原因是因为在SR触发器中，S和R是可以同时为1的，这种情况会导致电路出现失效或过度充电的问题，故SR触发器不常用。
2. D触发器D触发器是指数据存储触发器，它有一个数据输入信号D，其输出信号Q与输入信号D同步，并且保持输出信号状态不变。
当时钟信号CK上升时，D触发器将数据D储存在内部存储器中，当时钟信号CK下降时，存储器中的数据被保持不变。
D触发器还具有一个反相输出信号Q'，它与输出信号Q恰好相反。
3. JK触发器JK触发器是指一种利用J和K两个输入信号来控制输出状态的电路。
当J=K=0时，JK触发器不动；当J=1，K=0时，JK触发器转换到置“1”状态；当J=0，K=1时，JK触发器转换到复位“0”状态；当J=K=1时，JK触发器的状态与上一状态相反。
这里需要注意的是，当J=K=1时，JK触发器可以作为一个数字计数器或频率分带器使用。
数电实验三报告总结
数电实验三报告总结
实验三就是检验D触发器的特性，设计并不难，只要找到D触发器的集成块，然后按引脚进行接线就可以了，让老师检验的时候只要将置零置一的先讲，然后输入D，来一个脉冲，输出就变成相应的输入了。
D触发器就是跟随功能比较强，来了一个脉冲，输入是什么输出就是什么，原来学习的时候根本没有真正验证D触发器的这种功能，一直照着书本做的，书上说是什么就是什么，根本没有机会验证，现在做了这个实验，真正的了解到了D 触发器的功能。
西工大数电实验报告——触发器及其应用
实验三触发器及其应用班级：03051001班学号：姓名：同组成员：一、实验目的1.熟悉基本D触发器的功能测试。
2.了解D触发器的触发特点。
3.熟悉触发器的实际应用。
二、试验设备数字电路实验箱、数字双踪示波器、函数发生器、74LS00、74LS74三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器呦集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS触发器、JK触发器、D触发器、T和T’功能等触发器。
触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态1+nQ取决于CP脉冲上升沿到来之前D端的状态，及1+n Q=D。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
R和D S分D 别是决定触发器初始状态nQ的直接置0、置1端。
当不需要强迫置0、置1时，R和D S端都应置高电平（如接+5V电源）。
74LS74（CC4013）等均为上D升沿触发的边沿触发器。
图（1）为74LS74的引脚图，图（2）为其逻辑图，表（1）为其真值表。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
74LS000的引脚排列如图（3）。
图（1）图（2）表（1）图（3）四、实验内容1.用双D触发器构成二分频器2.用双D触发器构成四分频器3.生成如图所示时序脉冲五、实验结果1和2设计连接示意图见图（4）。
在CP1端加入1KHz，峰峰值为5.00V，平均值为2.50V的连续方波，并用示波器观察CP，1Q，2Q各点的波形，见图（5）。
实验三 D触发器及其应用
实验三：D触发器及其应用2014.11.05一、实验目的：1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计方法。
二、实验设备：数字电路实验箱，示波器，函数信号发生器，集成电路：74LS00 ，74LS74三、实验原理：1.相关概念补充：a.时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态，与以前的输入有关。
分类：同步时序电路异步时序电路b．触发器：一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
c.D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态。
D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态取决于脉冲上升沿到来之前D端的状态，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
R和 S分别是决定触发器初始状态 Q的直接置0、置1 端。
当不需要强迫置0、置1时，R和 S 端都应置高电平（如接+5V 电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
d.74LS74：双D触发器（上升沿触发的边沿D触发器）引脚定义：74LS74逻辑图：真值表：四、实验内容：1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；2、实现如图所示时序脉冲 （ 74LS74和74LS00各1片）CPF五、实验结果：1、二分频：D1=Q1 ，Q1n+1=[D1]CP ↑= [Q1] CP ↑示波器显示波形：四分频：D1=Q1 ，Q1n+1=[D1]CP ↑= [Q1] CP ↑D2=Q2 ，Q2n+1=[D2]Q1↑= [Q2]Q1↑U1B1D21Q5~1Q6~1CLR11CLK 3~1PR4CPOutput示波器显示波形：2.逻辑分配：CPOutput特征方程：示波器显示波形：CP六、心得体会：课上王老师说出二分频四分频的时候大家明显愣了一下，因为理论课上我们就没有停过这个概念。
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
触发器 R-S、D 、J-K 实验报告(有数据)
一、实验目的
1、熟悉并掌握R-S、D、J-K 触发器的构成，工作原理和功能测试方法；
2、学会正确使用触发器集成芯片；
3、了解不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件
1、双踪示波器
2、实验用元器件
74LS00 1 片 74LS74 双D 型触发器 1 片 74LS112 双J-K 触发器 1 片
(1)将D触发器和J-K触发器转换成T，触发器，列出表达式，画出实验电路图。
(2)接入连续脉冲，观察各触发器CP及Q端波形。比较两者关系。
(3)自拟实验数据表并填写。
D触发器特性方程： J-K触发器特性方程：
T，触发器的特性方程： ，故实验电路图如图所示。
D触发器转换成T，触发器
JK触转发器换成T，触发器
双J-K负边沿J-K触发器74LS112芯片的逻辑符号如图4.5所示。
(1)按表4.3给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.5中。
(2)令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q和CP波形，并与D型触发器实验2的(4)D和端相连时观察到的Q端的波形相比较，有何异同点？
表4.5
Qn+1
CP
J K Qn
Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
不定
不定
1
1
0
0
0
1
0 0
0 1
1 0
1 1
0
0
1
1
0 0 0
0 0 1
0 1 0
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D 。
（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。
四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。
（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。
（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。
2、输入串行数据，观察移位寄存器的输出结果。
五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符，验证了其正确性。
（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳大学实验报告
课程名称：VHDL数字电路设计教程
实验项目名称：异步复位D触发器设计及实现
学院：信息工程学院
专业：电子信息工程
指导教师：邓小莺
报告人：陈林泳学号：2011130101 班级：电子1班实验时间：2013.4.11
实验报告提交时间：2013.4.19
教务部制
实验目的与要求：
1.熟悉Xilinx ISE软件的使用；
2.掌握基本的VHDL语言，并进行简单的程序编写；
3.用VHDL语言设计编写同步与异步复位的D触发器，指出其区别，并用软件仿真出波形及基本电路设计图；
4.分析异步复位D触发器与同步复位D触发器的不同，并在波形上比较指出。
方法、步骤：
1.点击图标，运行Xilinx ISE软件，新建文件并保存。
2.编写程序，检验无误后，进行仿真。
3.仿真出波形，并进行相关的比较。
4.运行获得设计完成的电路。
实验过程及内容：
1.异步复位D触发器程序（1）程序编写：
（2）仿真波形：
（3）设计电路
2.同步复位D触发器程序（1）程序编写：
（2）仿真波形
（3）设计电路
同步D触发器跟异步D触发器的异同：
同步复位，就是即使复位信号有效，如果时钟脉冲边沿未到来，触发器也不会复位。
异步复位则不同，一旦复位信号有效，不管时钟脉冲边沿有没有到来，触发器就立即复位。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。