数电实验四
实验四：时序逻辑电路(集成寄存器和计数器)
一、实验目的：
1．熟悉中规模集成计数器的逻辑功能和使用方法；掌握用集成计数器组成任意模数为M的计数器。
2．加深理解移位寄存器的工作原理及逻辑功能描述；熟悉中规模集成移位寄存器的逻辑功能和使用方法；掌握用移位寄存器组成环形计数器的基本原理和设计方法。
二、知识点提示和实验原理：
㈠计数器：
计数器的应用十分广泛，不仅可用来计数，也可用于分频、定时和数字运算。
计数器种类繁多，根据计数体制不同，计数器可分为二进制计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其他的称为任意进制计数器。
根据计数器的增减趋势的不同，计数器可分为加法计数器和减法计数器。
根据计数脉冲引入方式不同，计数又可分为同步计数器和异步计数器。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
用集成计数器实现任意M进制计数器：一般情况任意M进制计数器的结构分为3类，第一种是由集成二进制计数器构成，第二种为移位寄存器构成的移位寄存型计数器，第三种为集成触发器构成的简单专用计数器。
当M较小时通过对集成计数器的改造即可以实现，当M较大时，可通过多片计数器级联实现。
实现方法：(1)当所需计数器M值小于集成计数器本身二进制计数最大值时，用置数(清零)法构成任意进制计数器；⑵当所需计数器M值大于集成计数器本身二进制计数最大值时，可采用级联法构成任意进制计数器。
常用的中规模集成器件：4位二进制计数器74HC161，十进制计数器74HC160，加减计数器74HC191、74HC193,异步计数器74LS290。
所有芯片的电路、功能表见教材。
㈡寄存器：
寄存器用来寄存二进制信息，将一些待运算的数据、代码或运算的中间结果暂时寄存起来。
按功能划分，寄存器可分为数码寄存器和移位寄存器两大类。
数码寄存器用来存放数码，一般具有接收数码、保持并清除原有数码等功能，电路结构和工作原理郡比较简单。
而移位寄存器除具有存放数码的功能以外，还具备将寄存的数码实现移位的功能，即在时钟脉冲CLK作用下，能够把寄存器中存放的数码依次左移或右移。
由于将二进制数左移一位等于乘2。
右移一位等于除2，因此，移位寄存器可用于二进制数的乘、除运算。
按照所存放数码的输入、输出方式的不同，移位寄存器可有四种工作方式：串行输入、串行输出，串行输入、并行输出，并行输入、串行输出，并行输入、并行输出。
中规模集成4位双向移位寄存器74HC194 ,具有左移、右移、置数、保持和清除功能。
74HC194的功能见教材。
三、 实验内容和实验步骤：
㈠ 实物实验内容：(2、5必做，其余选做)
①试用中规模集成计数器74HC161和与非门74HC00，设计11进制电路，测试4位二进制同步计数器74HC161(异步清除)的逻辑功能，使用同步预置、异步清零两种功能分别进行设计。
要求用数码管显示，并用示波器观察进位输出端的状态。
②试用74HC161与门电路连接成异步六十进制计数器，并用数码管显示。
（数码管要显示的数值为0~59）
③设计一个74194的功能测试电路。
其中CLK 接手控脉冲或1 Hz 方波信号，3210Q Q Q Q 、、、接发光二极管用于显示4位数码，RD 、S 1、S 2、D SL 、D SR 、D 0、D 1、D 2、D 3连接数据开关，作为清零、操作模式控制及数码输入。
④利用移位寄存器74HCl94设计一个能够自启动的4位环形计数器，并测试其输入CLK 和输出Q 1Q 2Q 3Q 4的同步波形图。
⑤用四位双向移位寄存器74HCl94和与非门74HC00设计一个节日彩灯电路。
要求：当输入连续脉冲肘，四个发光二极管(L 1～L 4)右移逐位亮，继而右移逐位灭。
将实现结果绘制状态转换图。
四、 预习要求
1、了解74HC161的逻辑功能、功能表；掌握用已有的计数器设计任意进制计数器的构成方法；了解并行进位和串行进位两种设计方法。
2、了解中规模集成双向移位寄存器74HCl94逻辑功能，熟悉对它进行功能测试的电路；。
用74HC194设计电路。
3．写出检查所选器件逻辑功能的方法、步骤，列出选用器件的逻辑功能。
根据选用的逻辑器件，按照实验任务设计电路，写出有关的逻辑函数式并画出电路图，并标注上管脚。
五、 实验总结、报告分析提示：
1．写出检查给定逻辑器件功能的方法，列出逻辑器件的逻辑功能。
2．简述设计时序逻辑电路的一般过程。
3．用给出的逻辑器件，根据设计要求写出设计过程，并画出设计好的电路图。
4．根据实验电路图，列出实际测试的真值表及有关数据。
六、 思考题：
1．边沿D 型触发器构成的异步三位二进制减法计数器应如何串接?
2．如何判断计数器能否自启动?
3．同步计数器与异步计数器有何区别?计数器与分频器有何区别?
设计所用芯片的管脚图自己查好，并画到预习报告上。
电子实验学习机上的数码管，除了最左边一个需要加74HC47来译码驱动外，其余都内部已经接好了74HC47，所以，可以直接用十进制数码（四位BCD 码）输入，同学做实验时，可以加以利用。
北京科技大学数电实验四 Quartus II集成计数器及移位寄存器应用
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称实验名称课程名称课程名称课程号课程号学院学院((系) 专业专业班级班级学生姓名学生姓名学号学号实验地点实验地点实验日期实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法构成计数器的方法3、熟悉中规模集成计数器应用、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；步计数器和异步计数器；根据计数制的不同，根据计数制的不同，根据计数制的不同，可分为二进制计数器、可分为二进制计数器、可分为二进制计数器、十进制计数十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图元，故又称为四位二进制同步计数器，其集成芯片管脚如图11所示：所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端数控制端 A 、B 、C 、D ；数据输出端；数据输出端 QA 、QB 、QC 、QD ；进位输出端；进位输出端 RCO ：使能端：使能端EP EP EP，，ET ET；预置端；预置端；预置端LD ；图1 74LS161 管脚图管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
数电 实验四 数据选择器及其应用 实验报告
数电实验四数据选择器及其应用实验报告一、实验目的1. 了解数据选择器的原理和设计方法；2. 学会使用74LS138和74LS151等多位数据选择器；3. 掌握数据选择器在逻辑电路中的应用。
二、实验器材和器件1. 万用表2. 示波器3. 计算机、PSpice、Multisim4. 实验电路板、电路图5. TTL集成电路：74LS138、74LS151三、实验原理数据选择器(Data Selector)是用于在多个数据中选择一个或者少数几个数据的组合逻辑电路，也叫做多路选择器(Multiplexer)。
数据选择器可用于控制信号的选择，实现对信号进行分时复用、多路数据选通等功能。
常见的数据选择器有8选1、16选1等。
常用的数据选择器有两种类型：1.位选型数据选择器2.数据选型数据选择器1. 位选型数据选择器位选型数据选择器是指选中或分配单元的控制时使用二进制码，用来控制选通信号的输入。
2. 数据选型数据选择器数据选型数据选择器是由一个或多个数据信号为输入，它们与二进制控制信号一起给出n个数据信号的任意线性组合输出，通过对选择信号的控制，能够把其中的一路信号送到输出端。
例如，74LS151是一种8选1数据选择器(DMUX)，它有8个输入端和1个输出端，还有3个控制端。
其中，控制端包括1个使能端(ENABLE)和2个选择端(A、B)。
输入端用来输入8个数据信号，而输出端则输出选择信号。
控制端用来输入控制信号，用来选择哪个输入端的数据信号送到输出端。
对于74LS151，控制信号的值决定了从哪个输入信号读取数据。
A B EN Y0 0 1 I00 1 1 I11 0 1 I21 1 1 I30 0 0 Z对于74LS138，3个控制信号的值决定了哪个输入信号将被传输到输出端口。
当输出选通(ENABLE=1)时，选通输出的某一输入的高电平(或低电平)基本上与输入选通指定的控制端台，关心。
实验4.2：8位数字式LED显示器应用通过构建逻辑电路，使用74LS151实现8位数码管的控制。
中山大学数电实验四 译码显示电路
数电实验四译码显示电路预习报告1、复习有关译码显示原理。
（1）数码显示译码器①七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，本实验采用共阴管电路，其电路图和引脚图分别如下所示：一个LED数码管可用来显示一位0—9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2—2.5V，每个发光二极管的点亮电流在5—10mA.LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
②BCD码七段译码驱动器本实验采用74LS48 BCD码锁存/ 七段译码/ 驱动器，驱动共阴极LED 数码管。
下图为74LS48引脚排列，其中：A、B、C、D—BCD码输入端。
a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
__ __LT —灯测试输入端，LT = “0”时，译码输出全为“1”.____ ____RBI —灭零输入端，RBI = “0”时，不显示多余的零。
_______BI/RBO —作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。
（2）扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。
有些系统，比如计算机，某些A/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如下图所示：图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1为高电平时送出千位数，Ds2为高电平时送出百位数，依此类推。
一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。
扫描显示时，要求扫描频率要够高，利用视觉暂留效应就可以看到所有位都稳定地亮着。
数电实验四 译码器及其应用
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法。
2.掌握组合译码器的应用。
3.熟悉掌握集成译码器的扩展方法。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS138、74LS20三、实验原理译码器是一个多输入多输出的组合电路，它的作用是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实验电路的逻辑控制功能。
译码器在数字系统中应用广泛，可用于代码转换、终端数字的显示、数据的分配、存储器寻址和组合控制信号等。
本实验主要讨论3—8线变量译码器74LS38，它有三根输入线，可以输入三位二进制数码，共有八种状态组合，即可译出8个输出信号。
下图分别为管脚图和功能图。
该集成芯片共有16个引脚，其中8脚应接地线，16脚接+5V电源，脚,,为二进制编码输入端（为高位，为低位）；—为译码器输出端（为高位，为低位），,,为信号输入允许端，也称使能端。
,为低电平有效，为高电平有效。
只有信号输入允许端有效时输入的信号才有效，才能实现译码。
74LS138的功能表如下表所示。
74LS138引脚图 74LS138逻辑符号74LS138功能表四、实验内容1.测试74LS138的逻辑功能；2.设计电路，用74LS138，74LS20实现函数:Y=*+*+ABC3.用两片74LS138构成一个4—16线译码器。
四、实验过程1.设计电路，实现函数Y=*+*+ABC （1）列出的真值表（2）函数的实现Y = +++ = （3）逻辑电路设计AB5v2.用两片74LS138构成一个4—16线译码器逻辑电路设计如下：。
数电实验四 译码器及其应用
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法。
2.掌握组合译码器的应用。
3.熟悉掌握集成译码器的扩展方法。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS138、74LS20三、实验原理译码器是一个多输入多输出的组合电路，它的作用是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实验电路的逻辑控制功能。
译码器在数字系统中应用广泛，可用于代码转换、终端数字的显示、数据的分配、存储器寻址和组合控制信号等。
本实验主要讨论3—8线变量译码器74LS38，它有三根输入线，可以输入三位二进制数码，共有八种状态组合，即可译出8个输出信号。
下图分别为管脚图和功能图。
该集成芯片共有16个引脚，其中8脚应接地线，16脚接+5V电源，脚,,为二进制编码输入端（为高位，为低位）；—为译码器输出端（为高位，为低位），,,为信号输入允许端，也称使能端。
,为低电平有效，为高电平有效。
只有信号输入允许端有效时输入的信号才有效，才能实现译码。
74LS138的功能表如下表所示。
74LS138引脚图 74LS138逻辑符号74LS138功能表四、实验内容1.测试74LS138的逻辑功能；2.设计电路，用74LS138，74LS20实现函数:Y=*+*+ABC3.用两片74LS138构成一个4—16线译码器。
四、实验过程1.设计电路，实现函数Y=*+*+ABC （1）列出的真值表（2）函数的实现Y = +++ = （3）逻辑电路设计AB5v2.用两片74LS138构成一个4—16线译码器逻辑电路设计如下：。
数电实验四(2).pdf
一．课题名称：数码管扫描显示控制器设计与实现二．实验目的1. 掌握VHDL语言的语法规范，掌握时序电路描述方法2. 掌握多个数码管动态扫描显示的原理及设计方法三．实验所用仪器及元器件1. 计算机2. 直流稳压电源3. 数字系统与逻辑设计实验开发板四．实验任务要求1. 用VHDL语言设计并实现六个数码管串行扫描电路，要求同时显示0，1，2，3，4，5这六个不同的数字图形到六个数码管上，仿真下载验证其功能，并下载到实验板上测试。
2. 用VHDL语言设计并实现六个数码管滚动显示电路。
(选作)①循环左滚动，始终点亮6个数码管，左出右进。
状态为：012345－123450－234501－345012－450123－501234－012345②向左滚动，用全灭的数码管充右边，直至全部变灭，然后再依次从右边一个一个地点亮。
状态为：012345－12345X－2345XX－345XXX－45XXXX－5XXXXX －XXXXXX－XXXXX0－XXXX01－XXX012－XX0123－X01234－012345，其中’X’表示数码管不显示。
五．实验设计思路及过程1.实验原理为使得输入控制电路简单且易于实现，采用动态扫描的方式实现设计要求。
动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。
多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制每个数码管的公共端，循环依次点亮多个数码管，利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。
扫描显示方式就是在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。
同时，段线上输出相应位要显示字符的字型码。
这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。
数电实验四——译码显示电路
实验四 译码显示电路
二、实验目的
掌握中规模集成译码器的逻辑功能和使用方法 熟悉数码管的使用
三、实验分析
1.按表（二）测试 74LS194.
分析：
各工作状态下，Q0、Q1、Q2、Q3 的输出：
置零 Q0 = Q1 = Q2 = Q3 = 0
保持
Q0n+1 = Q0n
Q1n+1 = Q1n
Q2n+1 = Q2n
的循环。
3.按图（4）实现四位扫描译码显示器，采用内容（2）顺序
脉冲作为 Ds 信号，8421BCD 码用逻辑模拟开关输入。自
行设计伪码灭灯电路，使得正常输入 BCD 码时输入为“1”
伪码输入时灭灯。
分析：
伪码灭灯电路真值表
A3
A2
A1
A0
BI/RBO
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
5.自行设计电路在 4 联装 LED 数码管同时显示出学号后 4 位
分析：根据自身学号后 4 位 1403，74LS194 保持并行送数的状态， 设计电路使得 74LS197 输出信号为相应数字时，控制对应位置数码 管显示出来，其余位置不显示。 法一：采用门控制 由于 D0、D1、D2、D3 与 Q0、Q1、Q2、Q3 的之间有一定的延迟， 故作真值表如下：
D0
D1
D2
D3
A3
A2
A1
A0
0
1
1
1
0
0
0
东南大学数电实验四
数字电路与系统第四次实验
04016636 项剑涛
实验1：
右移功能实验。
设计一个能够直观观察集成移位寄存器74HC194右移功能的电路，通过发光二极管的显示，展示“1000”序列右移的过程。
1.实验原理
74194芯片
2.实验电路图
3.电路实物图
4.实验验证
实验二：
广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED 组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
1)写出设计过程，画出设计的逻辑电路图，按图搭接电路； 2)验证实验电路的功能；
3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP 、触发器的输出端Q 2、Q 1、Q 0的波形。
逻辑假设：设D 触发器的每个状态依次(地位到高位)为Q 0n , Q 1n , Q 2n。
输出依次为C=Q 2n ,B=Q 1n ,A=Q 0n 。
1
2、卡诺图
)(01)(1)
(0(1)()1n n n Q Q Q Q
Q n n +=+
C ＝Q 2n ，B ＝Q １n ，Ａ＝Q ０n
3、电路原理图连接说明，通过异步时序，使得三个触发器得到的输出可以构成三位二进制的形式，达到计数的形式000-111，对应到74138的C 、B 、A ，对应到每一个138的输出，并输出到8个灯上。
Q 1n Q 0n
４、电路原理图CP
5、硬件连接图
CP
6.实物图
7.实验验证
8.波形图。