专用集成电路设计-2010(3)
数字电路课程设计指导书_2010级

数字逻辑电路课程设计2012.2.13~2012.2.17南京师范大学计算机学院2011.12《数字逻辑电路》课程设计指导书一、课程设计目的课程设计作为数字逻辑电路课程体系的重要组成部分,目的是使学生进一步理解课程内容,基本掌握数字系统设计和调试的方法,增加集成电路应用知识,培养学生实际动手能力以及分析、解决问题的能力。
按照本学科教学培养计划要求,在学完专业基础课电路与电子技术和数字逻辑电路课程后,应进行课程设计,其目的是使学生更好地巩固和加深对基础知识的理解,学会设计中小型数字系统的方法,独立完成调试过程,增强学生理论联系实际的能力,提高学生电路分析和设计能力。
通过实践教学引导学生在理论指导下有所创新,为专业课的学习和日后工程实践奠定基础。
二、课程设计内容与要求1.教学基本要求要求学生独立完成选题设计,掌握数字系统设计方法;完成系统的组装配及调试工作;在课程设计中要注重培养工程质量意识,并写出课程设计报告。
教师应事先准备好课程设计任务书、指导学生查阅有关资料,安排适当的时间进行答疑,帮助学生解决课程设计过程中的问题。
2.能力培养要求2.1.通过查阅手册和有关文献资料培养学生独立分析和解决实际问题的能力。
2.2.通过实际电路方案的分析比较、设计计算、元件选取、组装调试等环节,掌握简单实用电路的分析方法和工程设计方法。
2.3.掌握常用仪器设备的使用方法,学会简单的实验调试,提高动手能力。
2.4. 综合应用课程中学到的理论知识去独立完成一个设计任务(可自拟创新课题)。
2.5 培养严肃认真的工作作风和严谨的科学态度。
三、课程设计报告的基本格式课程设计报告要给出结构框图,对总体设计思想进行阐述,井给出每个单元逻辑电路且论述其工作原理,文字说明部分要求内容完整,言简意赅,书写工整。
电路图规范、逻辑关系正确,表达完整清楚。
其基本内容与要求如下:1.总体设计思想。
根据功能要求确定整个电路的组成以及各单元电路完成的功能。
西北工业大学柔性电子研究院845大纲

西北工业大学柔性电子研究院845大纲
845 电路基础
一、考试内容:
内容要求:电路和电路模型、电功率和能量、电路元件、独立电源、受控电源、基尔霍夫定律、电路等效变换、支路电流法、网孔电流法、节点电压法、叠加定理、戴维宁定理、诺顿定理、电容元件、电感元件、电容电感原件的串并联、动态电路方程、一阶电路的零输入响应、零状态响应、一阶电路的三要素分析法、正弦量的特征、相量分析法、复阻抗、复导纳、三相电路分析、正弦稳态电路。
二、参考书目:
1、《电路分析简明教程》(第2版),傅恩锡、杨四秧等,高等教育出版社,2009年11月;
2、《电路》(第5版),邱关源等,高等教育出版社,2006年5月。
集成电路设计
一、考试内容:
内容要求:集成电路的分类、专用集成电路设计方法、各类集成电路的设计流程、集成电路设计的专业术语、CMOS集成电路制造工艺、MOS器件的电流方程和大信号等效模型、器件的SPICE模型参数、基本数字电路模块的电路、数字电路版图分析与设计、反相器、
MOS组合逻辑电路、时序逻辑电路、存储器与阵列结构、运算单元、数字集成电路设计的导线模型与互联参数、先进集成电路工艺下数字集成电路的设计问题、数字集成电路的实现策略、MOS器件物理、基本模拟集成电路模块的分析与设计、先进集成电路工艺下模拟集成电路的设计问题、模拟集成电路的鲁棒设计方法及集成电路实现步骤。
二、参考书目:
1、《专用集成电路》,史密斯主编,电子工业出版社,2004年1月;
2、《模拟CMOS集成电路设计》,拉扎维主编,西安交通大学出版社,2002年12月;
3、《数字集成电路-电路、系统与设计》,Rabaey主编,电子工业出版社,2004年10月。
LMZ10503

5
LMZ10503
典型性能特性
时的波形和效率曲线。
除非另有规定,否则以下条件适用于:VIN=VEN=5.0V, CIN是47 μF 10V X5R 陶瓷电容器;TAMBIENT = 25℃
负载瞬态响应
VIN = 3.3V, VOUT = 2.5V, IOUT = 0.3A至2.7A至0.3A阶跃 20兆赫兹带宽限制
7
负载(A)
30111867
LMZ10503
负载(A)
电流降额 VIN = 5V, θJA = 20°C / W
LMZ10503
2010年6月10日
具备5.5V最高输入电压的3A SIMPLE SWITCHER® 电源模块
易于使用的7引脚封装
顶视图
底视图
TO-PMOD 7引脚封装
10.16x13.77x4.57mm(0.4x0.39x0.18英寸) θJA=20℃/W, θJC =1.9℃/W(注释3 ) 符合RoHS(危害物质限用指令)标准
订购信息
订购号 LMZ10503TZE-ADJ LMZ10503TZ-ADJ LMZ10503TZX-ADJ
顶视图 7引脚TO-PMOD
供货方式 每排45件 250件,卷带封装 500件,卷带封装
封装类型 TO-PMOD-7
30111872
NSC封装图纸 TZA07A
封装标识 LMZ10503TZ-ADJ
工作结温范围-40℃至+125℃ ■ 采用整块的裸露焊盘和标准引脚,更易于装配和制造 ■ 引脚到引脚兼容设计:
LMZ10504(最大4A/20W) LMZ10505(最大5A/25W) ■ 可得到WEBENCH® 和电源设计软件的全面支持
2010国家重大专项申报指南(核高基)

附件2国家科技重大专项核心电子器件、高端通用芯片及基础软件产品2010年课题申报指南一、高端通用芯片方向课题1 安全适用计算机CPU关键技术研究1.研究目标围绕国产CPU的技术发展需求,针对国内先进集成电路制造工艺,开展CPU新型架构、CPU实现技术和应用技术的研究。
2.考核指标(1)技术指标1.1新型架构研究(要求完成验证系统设计)1.1.1单核或同构/异构多核CPU架构,综合功能/性能达到国际同类产品水平;1.1.2动态功耗管理和设计优化,功耗小于3W;1.1.3基于新型架构的编译工具链技术研究(与基础软件方向互动)。
1.2实现技术研究1.2.1高速PHY设计技术研究(要求完成流片验证):DDR2/3、SATA2.0,符合相关的技术标准;1.2.2片上存储器全定制设计技术研究(要求完成流片验证):A)多端口寄存器堆容量不小于64字×64位,4读4写,访问时间小于0.5ns;B)SRAM容量不小于1024位×64位,访问时间小于0.5ns。
1.2.3高性能图形加速器设计(要求完成FPGA验证):支持3D、高清功能;1.2.4利用国内先进集成电路代工厂开发CPU专用工艺技术的可行性研究。
(2)应用技术研究2.1基于国产CPU的桌面计算机、笔记本电脑/上网本方案设计;2.2安全保密电脑方案设计。
3.研发周期2010-2011年。
4.其他要求(1)课题安排:支持1-2家;课题资金资助方式:前补助;(2)牵头申报单位应具备组织国内优势单位共同完成的能力,并在申报书中提交完整的组织实施方案;(3)课题任务成果必须能够集成为整体解决方案。
5.资金比例要求本课题的资金比例总体要求中央财政:地方财政:申报单位自筹为1:0.4:0.6。
课题2 高性能嵌入式CPU关键技术研究1.研究目标围绕国产嵌入式CPU的发展需求,针对先进集成电路制造工艺,开展嵌入式CPU架构关键技术研究、存储器设计关键技术研究、低功耗设计优化技术及专用工具研发和SoC应用示范研究。
华侨大学电子工程系

S
10.画出以下版图的等效电路: (忽略了背栅接触)
华侨大学电子工程系(The Department of Electronic Engineering Huaqiao University)2 华侨大学厦门专用集成电路系统重点实验室
N阱 有源区 P+ N+ Poly 接触孔 金属1 金属2 M1-M2通孔
华侨大学电子工程系
IC 工艺及版图设计
课后作业(一)
华侨大学厦门专用集成电路系统重点实验室 -2010-
IC 工艺及版图设计课后作业(一)
CH1-CH3 1.某种铜铝合金可以安全工作于 5 × 10 A / cm 的电流密度下。如果金属层厚度为 8000A ,
5 2 o
则 10um 宽的金属连线能承受 mA 的电流;当通过氧化台阶时,金属层厚度减小 了 50%,则该 10um 宽的金属连线能承受 mA 电流。(P155 T4.1) 2.芯片使用 0.01Ωicm P 型衬底顶部的 8um 厚的10Ωicm P 型外延层制作,计算从芯片抽取 25mA 电流需要
um 2 衬底接触面积。假设最大允许的衬底去偏置为 0.3V。(P155
T4.6) 3.以下 5 小题请任选 3 题回答 a).请解释“衬底去偏置效应” ,并且在 CMOS 版图设计中如何尽量避免衬底去偏置效应。 b).请解释“电迁移效应” ,并且在工艺和版图设计中如何减小“电迁移”的影响。 c).请解释“天线效应” ,并且在版图设计中如何避免“天线效应”的方法。 d).请解释“ESD” ,并且简要说明其可能造成的影响。 e).请介绍标准 CMOS 工艺中如何避免金属跨过场氧时在场氧下形成寄生沟道的方法。 4.一些失效器件被打开封装后进行显微微观结构检测。对应以下观测到的现象请至少提出一 种失效机制: ⑴焊盘上的金属线熔化断开 ⑵焊盘上覆盖了绿色淀积物 ⑶最小尺寸 NMOS 管的栅氧在一点处击穿,短路了栅氧和下面的氧化层。 5.请简要介绍一下标准 CMOS 工艺的工艺流程,并简要画出含背栅接触的 PMOS 的剖面图 6.请根据 1um 的设计规则,画出 5/1 的 PMOS 管(包含背栅接触) ,请画出相应的 N 阱、多 晶硅栅、源漏区、P+掺杂区、N+掺杂区和接触孔。 (注每个方格 1um,设计规则参考最后附录 1,方格可以自己在作业纸上绘出)
创新引领转型——2010年中国集成电路设计年会EDA公司访谈

先 的 E A企业 的发 言人进 行 了采访 , D 并从 中撷取 精 华 内容 , 以飨读 者 。
C dne aec 设计系统公 司资深副总裁兼首席营销
官 Jh rge a onBugm n首先 为大 家简 要 回顾 了苹果公 司
的商业模式奇迹 。 苹果公司的 ihn 为什么特别受 P oe
欢迎 ?不是 因为 功能 多或 外观 好 ,而是 因为 ihn P oe 新颖 : 一 , 有很 多 不 同 的应 用 , 可 以不 断去 使 第 它 你 用新 的应用 ;第二 , hn i oe介绍 了一 种 新 的商 业模 P 式 , 过这种 商业 模式 可 以吸引 和 留住 用户 。 通 旧的商
C d n e 计 系统 公 司资 深 副 总 裁 aec设
兼 首 席 营 销 官 J h rg e a o n B u gm n
在 回顾 了 电子 行业 的几 个精彩 的商 业模式 创新
此模式中,苹果在价值链上的影响力和话语权同样 案 例 之 后 ,aec 计 系 统公 司 资深 副 总裁 兼 首 C dne设
语 权 和掌控力 。苹果 通 过 A PSoe开放 平 台 , 用 P t r 让 户 在上 面付费 下载各 种音 乐 和应用 ,苹果 再跟 内容 提 供 商和应 用开 发 商分成 ( 所得 收 入 与合 作方 3 : 7 分成 )建 立利 益驱 动 的合作 伙 伴共赢 机 制 , , 形成 正 向反馈 , 既为用 户 提供 越 来 越 多更具 吸 引力 的应 用 和 服务 , 为合 作伙伴 和 自身带 来 收入 的快 速增 长 。 也
1 C d n e E A 6 景 a e c : D 3 0愿
1 1苹 果 商 业 模 式 .
各种集成电路简介

各种集成电路简介2010-08-26 来源:电子资料网整理网友浏览101次第一节三端稳压IC电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。
故名思义,三端IC是指这种稳压用的集成电路只有三条引脚输出,分别是输入端、接地端和输出端。
它的样子象是普通的三极管,TO-220的标准封装,也有9013样子的TO-92封装。
用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少,电路内部还有过流、过热及调整管的保护电路,使用起来可靠、方便,而且价格便宜。
该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压,如7806表示输出电压为正6V,7909表示输出电压为负9V。
78/79系列三端稳压IC有很多电子厂家生产,80年代就有了,通常前缀为生产厂家的代号,如TA7805是东芝的产品,AN7909是松下的产品。
(点击这里,查看有关看前缀识别集成电路的知识)有时在数字78或79后面还有一个M或L,如78M12或79L24,用来区别输出电流和封装形式等,其中78L调系列的最大输出电流为100mA,78M系列最大输出电流为1A,78系列最大输出电流为1.5A。
它的封装也有多种,详见图。
塑料封装的稳压电路具有安装容易、价格低廉等优点,因此用得比较多。
79系列除了输出电压为负。
引出脚排列不同以外,命名方法、外形等均与78系列的相同。
因为三端固定集成稳压电路的使用方便,电子制作中经常采用,可以用来改装分立元件的稳压电源,也经常用作电子设备的工作电源。
电路图如图所示。
注意三端集成稳压电路的输入、输出和接地端绝不能接错,不然容易烧坏。
一般三端集成稳压电路的最小输入、输出电压差约为2V,否则不能输出稳定的电压,一般应使电压差保持在4-5V,即经变压器变压,二极管整流,电容器滤波后的电压应比稳压值高一些。
国家专用集成电路系统(ASIC)工程技术研究中心

ASIC简介ASIC是Application Specific Integrated Circuit的英文缩写,在集成电路界被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC设计ASIC设计需要根据电路功能和性能要求,选择电路形式、器件结构、工艺方案和设计规则,尽量减小芯片面积、降低设计成本、缩短设计周期,最终设计出正确、合理的掩膜版图,通过制版和工艺流片得到所需的集成电路。
ASIC芯片ASIC工程中心研究生课程开课目录国家专用集成电路系统(ASIC)工程技术研究中心国家专用集成电路系统工程技术研究中心(简称工程中心)组建于1992年,主管部门为教育部、江苏省科技厅,依托于东南大学。
工程中心设有系统芯片、功率集成电路、无线传感器网络3个研究开发部。
工程中心以电子信息系统产品为龙头,集成电路芯片设计和嵌入式软件开发为核心,实施嵌入式系统工程,为用户提供整套的技术和产品解决方案,形成有自主知识产权的专用集成电路芯片和系统产品,并实现产业化。
工程中心在职教职工31人,有教授9人,副教授6,博士学位19人。
其中:获得新世纪百千万人才工程国家级人选1 人,江苏省333人才工程学术带头人1人、领军人才1人,国家重大专项规划、实施专家组专家1 人,中国青年科技奖1人,全国科技优秀工作者1人,江苏省优秀科技工作者1人,江苏省十大杰出发明人1人。
科研团队获得“江苏省高等院校青蓝工程创新团体”称号。
中心研究成果获国家科技发明二等奖1项,国家科技进步三等奖1项,江苏省科技进步一等奖4项,教育部科技进步二等奖2项;通过国家重点新产品认证2项,拥有专利200余项,发表著作7部,论文700余篇,其中被SCI/EI收录252篇。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
C (1) 栅极和沟道之间的氧化层电容C1=Cox· L。 反型 层 W· 层 耗尽
5
C6
N+
P型衬 底 (2) 衬底和沟道之间的耗尽层电容C2。
(3) 多晶硅栅与源、 漏之间交叠而形成的电容C3 , C4。 (a)
(4) 源、 漏与衬底之间的结电容C5 , C6。
栅电 容
D CGD CDB B CGB CGS S CSB CGB 17
致阈值电压UTH增大,沟道变窄,沟道电阻变大,ID减 小,人们将此称为“体效应”、“背栅效应”或“衬 底调制效应”。考虑体效应后的阈值电压UTH为:
U TH U THO
2U BS
(3 - 15)
式中: UTHO—UBS=0 时的阈值电压; γ—体效应系数, γ的典型值在0.3 V1/2~0.4 V1/2之间。
分界线。
ID 线 性 区 饱 和 区 (恒 流 区 ) U G S =5 V
U G S =2.5 V
U G S =1.5 V
2012-10-21
O
6
UD S
ID
ID
2(U GS - U TH )U DS - U DS 2 L n Cox W 2 (U GS - U TH ) (1 U DS ) 2 L
ID
G D
UD gmUGS gmbUGS RDS
UGS
S
IB
UBS
B
图d、考虑二阶效应的低频MOS小信号模型
2012-10-21
18 2012-10-21
表 3 - 2 MOS管Spice模型参数
19 2012-10-21
3.5 MOS管小信号等效电路
小信号模型:如果信号对偏置影响小,就可以用小信号 模型进行简化计算。小信号模型是工作点附近大信号模 型的近似。 建立小信号模型的意义:由于MOS管是非线性器件,建 立小信号模型,就是将非线性器件做线性化处理,从而 简化放大电路的分析和设计。 建立小信号模型的思路:当放大电路的输入信号电压很 小时,就可以把MOS管小范围内的特性曲线近似地用直 线来代替。 i NMOS MOS管的转移特性曲线:
ID
D G D
ID
UD gmUGS
G
UDS
S
UGS
UGS
S
2012-10-21
图a、基本的低频MOS小信号模型
21
由于沟道长度调制,漏电流也随着漏-源电压变化。
这一效应可以用一个压控电流源模拟,如下图b所示。但 是,这一电流源也可以等效为一个线性阻抗(电流和电压 线性关系):RDS= UDS / ID,如下图c所示。
反型 层
是Qd(C/m),电荷移动速度是v(m/s),则电流 :I = Qd v。
3、若漏极电压大于0,由于沟道电势从源极的0V变化到漏极的 UDS,则栅与沟道的局部电压从UGSS-UTH变化到U区(N+)-UTH-UDS。 源 区(N+) 漏 GSS 源 区(N+) 漏 区(N+) U D S =U G S -U T H U D S =U G S -U TH 因此沿轨道x点处电荷 Qd(x)=WCox( UGS-UTH-Ux ),图b (预 夹 断 )
河南科技大学
专用集成电路设计
授课教师:张立文
电子信息工程学院
2009-10-14
第三章 MOS集成电路器件基础
3.2 MOS管的电流电压特性
3.3 MOS电容
3.4 MOS管的Spice模型参数
3.5 MOS管小信号等效电路
2 2012-10-21
复习一下上节内容:
3.1.1 NMOS管的简化结构如图3 - 1所示
D
UT H P -u G S O UT H N
uGS
PMOS
-i D
20
2012-10-21
3.5.1低频小信号模型
由于在许多模拟电路中MOS管偏置在饱和区(恒流区), 下面我们导出其相应的低频小信号模型。 在恒流区,MOS管的漏极电流是栅源电压UGS的函数,即 为一个压控电流源,它体现了输入电压对输出电流的控制 作用;电流值是gmUGS。这里gm是跨导(gm= ID/ UGS), 是转移特性曲线的斜率。 因此可以得到一个理想的MOS管小信号模型,如下图a:
uGS
PMOS
-i D
图3 - 5 MOS管的转移特性
5 2012-10-21
3.2.2 MOS管的输出特性
增强型NMOS输出特性如下图 3-6。栅压UGS超过阈值电压 UTHN后,开始出现电流且栅压UGS越大,漏极电流也越大的现 象,体现了栅压对漏极电流有明显的控制作用。
漏极电压UDS对漏极电流ID的控制作用基本上分两段,即线性 区和饱和区。为了不和双极型晶体管的饱和区混淆,将MOS 管的饱和区称为恒流区。线性区和恒流区是以预夹断点的连线为
2012-10-21
W 2 n C ox L 2ID U GS U TH
ID
(3 - 14b)
(3 - 14c)
9
3.2.6 体效应与背栅跨导gmb
前面所有结论是在衬底与源极等电位的前提下得出来的。 如果在同一衬底上做许多管子,
UD D B2
为了保证导电沟道和衬底之间的
G B S
UG
D
C ox
0 SiO
t ox
2
P+
N+
N+
P 型衬底
P型衬底
(b )
14 2012-10-21
对于栅电容, 随着UGS从负向正变化, 其电容的变化: 当UGS为负时, 将衬底中的空穴吸引到氧化层界面, 我们称此处为“积累区”。 随着 UGS负压变小, 界面空穴密度下降, 在氧化层下开始形成耗尽层, 器件 进入弱反型状态。 总电容为Cox与Cdep的串联电容, 总电容减小。 随着 UGS为正且进一步加大超过UTH时, 器件进入强反型层状态,导电沟道出
C3 N+ C5 P型衬 底 反型 层
C1 C2
C4 N+ 耗尽 层 C6 N+ C JS W CJ
G
2012-10-21
(a )
3.4 MOS管的Spice模型参数
目前在世界上最为著名和广为采用的电路模拟程序是Spice 程序(Simulation Program with Integrated Circuit Emphasis )。 Spice程序是由美国加州大学伯克利分校于1972年开发的 电路仿真程序。随后,版本不断更新,功能不断增强和完 善。 计算机仿真(模拟)电路的精度不仅与器件模型本身有关, 还取决于器件模型参数的准确性和算法的科学先进性。 了解Spice模型参数的含义对于正确设计集成电路是十分 重要的。 表 3 - 2给出MOS管的Spice主要模型参数的符 号 、含义和0.5 μm工艺的参数典型值。
3.3.1 用作单片电容器的MOS器件特性
如果NMOS场效应管的漏、源和衬底接地,从一个 很负的栅极电压UG开始,栅上的负电势将把衬底中的空 穴吸引到氧化层表面,栅极和高浓度空穴就像是平板电 容器的两个极板,由于电容器的两极板被tox分离,这时 NMOS器件可以认为是单位面积电容为Cox的电容器。
11 2012-10-21
引入背栅跨导gmb来表示UBS对漏极电流的影响, 其定义为:
g mb
I D
U BS
(3 - 16a)
通常用跨导比η来表达背栅跨导gmb与栅跨导gm的关系:
g mb gm
0 .1 ~ 0 .2
(3 - 16b) UGS)。
12
式中的gm为栅跨导(gm=
ID/
该器件制作在P型衬底上,两个重掺杂N区形成源区和漏 区, 重掺杂多晶硅区作为栅极, 一层薄SiO2绝缘层作为 栅极与衬底的隔离。 在栅氧下的衬底表面是导电沟道。
G S W 多晶 硅 D 氧化 层
N+
L eff L dra w n
N+
P型衬底
LD
图3 - 1 NMOS管的简化结构
2012-10-21
3
源 区(N+) 电流 反型 层 源 区(N+) 电流 漏 区(N+) 漏 区(N+)
n C ox W
2
线性区 恒流区
U D S <U G S -U T H (线 性 区 )
U D S =U G S -U T H (预 夹 断 )
源 区(N+) 电流
漏 区(N+)
U D S >U G S -U T H (恒 流 区 )
3.1.3 MOS管常用符号
NMOS D G G S (a ) NMOS D PMOS S NMOS D B D B PMOS S NMOS D PMOS S
G
B
G
B
S (b )
D PMOS S
G
G
G
G
S (c)
D
S (d )
D
图3 - 4 MOS管常用符号
4 2012-10-21
3.2.1 MOS管的转移特性
隔离,其PN结必须反偏,一般N 管的衬底要接到全电路的最低电
G2 V2 S2 G1 V1 S1
位点, P管的衬底接到最高电位点
UDD。因此,有些管子的源极和衬 底之间存在电位差,即UBS<0 。
B1
如图所示,V2的UBS<0。
图3-10 UBS<0的MOS 管(V2)
10 2012-10-21
当UBS<0 时,沟道与衬底间的耗尽层加厚,导
7 2012-10-21
1、分析一个载有电流I 的半导体棒,如果沿电流方向的电荷密度
漏 区(N+) 2、考虑一个漏源都接地的NMOS,在UGS≥UTH时,开始出现反型 源 区(N+) U D S <U G S -U T H 漏 区(N+) 源 区(N+) U D S -U 层沟道电荷: Qd=WCox( UGS<UG S-UTH ),WCox表示单位长度的总 (线 性 区 ) TH (线 性 区 ) 电流 电流 电容。图a