第6章 专用集成电路设计方法
微电子第六章集成电路计算机辅助设计
(1)版图生成
对数字电路，目前已有不少版图白动设计软件。但是对模拟集成电路， 基本还要依靠手工设计，即调用版图设计软件中的版图绘制模块，由 设计人员以人机交互方式完成版图的绘制。
(2)版图校验
为了保证生成的版图“正确无误”，一般需要进行下述3方面校验工作。 (a)设计规则校验(DRC：Design Rules check)：检查版图几何尺寸是否
6.1.1 计算机辅助设计（CAD)和设计自动 化(DA)
1 设计自动化[DA]
如果计算机能根据集成电路的设计指标要求， 自动完成电路设计和版图设计任务，就称之为设 计自动化(Design Automation)。
2 计算机辅助设计[CAD]
目前在集成电路的设计领域内，只对个别的情况， 例如采用可编程逻辑阵列 (PLA)结构实现的集成 电路，做到了设计自动化。大部分集成电路设计 中，要由 “人”为主导，同时需借助于计算机帮 助入工迅速而准确地完成设计任务。
6.1.2 CAD技术的优点
(a)减轻人工劳动，缩短设计周期：在集成电路版图 设计中要绘制、修改版图并要处理大量数据。
(b)保证设计的正确性：用手工方法绘版图和统计坐 标数据时，在几十万甚至几百万个矩形图形和坐 标数据中山现个别错误几乎是不可避免的。
(c)提高设计质量、节省设计费用：采用CAD技术可 以不必经过投片，而在线路设计阶段可对不同方 案进行计算机模拟分析，选取出较好的方案，并 进而对择优选用的电路进行灵敏度分桥、容差分 析和中心值优化设计，在提高设计质量的同时又 节省了研制费用。
6.2.2 OrCAD／Capture CIS软件
1. Capture CIS软件的构成
6.2.2 OrCAD／Capture CIS软件
第6章 多芯片组件(MCM)(精简版)
用了面积为152mm2、运算能力为1.25亿次/秒的MCM作为处理组
件，使整个处理系统的尺寸由原来的机框变成了一块插件，系
统运算能力达到5亿次/秒，经扩展可达80亿次/秒。
6.2 MCM的概念、分类与特性
至今对MCM尚无统一的定义，综合国外专家对MCM所下的定 义，MCM原则上应具备以下条件： （1）多层基板有4层以上的导体布线层。 （2）封装效率（芯片面积/基板面积）大于20%。
（3）封装壳体通常应有100个以上的I/O引脚。
其他附加条件：布线宽度每英寸从250根到500根，有多个 LSI和（或）VLSI裸芯片等。 从组装(或封装)对MCM定义为：两个或更多的集成电路裸芯 片电连接于共用电路基板上,并利用它实现芯片间互连的组件。
脚数可达到300∽2500个。
3.高散热性能 MCM多有散热装置，并采用一些新的散热技术，因此具有高散
热性能。
4.低成本性能 MCM安装工艺技术比原来的一般安装技术在封装密度和组件工 作频率两方面高2∽4倍，因此可实现产品相对低的成本。
6.3 MCM的BGA封装
6.8.1 概述
早期的MCM采用QFP和PGA，现在采用BGA，称为MCM BGA。 传统的MCM BGA封装采用模塑封装，MCM中芯片、BGA基板、 WB均形成于单一整体结构中，如图所示的AT&T公司用于电话中 的MCM BGA模塑封装。
MCM—C/D(with Thin Film Deposited on Ceramic
Substrate)：厚、薄膜混合多层基板制成的MCM； MCM—Si(with Silicon Substrate) ：Si基板制成的MCM；
MCM的特性：
1.高速性能
MCM产品，采用多个裸芯片高密度安装在一起，缩短了芯片间 的距离，信号延迟大大减少，使LSI的信号工作频率得到提高。 2.高密度性能 MCM具有高密度布线特性和高引脚密度特性，在1cm2面积内引
数字集成电路设计
第1章 微电子学导引1.1经济的影响让我们从全球半导体产品销售额和全世界GDP（Gross Domestic Product，国内生产总值）①之间的联系开始讲述。
2005年，半导体产品销售额为44.4万亿美元中的2370亿美元（占0.53%），而且还在增长。
然而根据销售量评价半导体的重要性显然低估了它们对世界经济的影响。
这是因为微电子担当了技术驱动器的角色，使得一系列工业、商业和服务业活动成为可能或得到加速，比如：z计算机和软件业；z电信和媒体业；z商业、物流和运输业；z自然科学和医学；z发电和输电；z金融和管理。
因此微电子对经济发展有巨大的杠杆作用，它的任何进步都会促进“下游”工业和服务业的许多甚至是绝大多数的创新。
一个流行的例子……历经30年的快速增长，如今客用车的电子电气设备造价在普通车中已经占总价的15%之多，在豪12第1章 微电子学导引华车中则接近30%。
另外，绝大部分的科技进步也应该归功于微电子技术的发展。
比如电子打火和喷射，二者很快就被结合起来并扩展成为电子引擎控制系统。
类似的例子还有防抱死制动系统和防滑系统、安全气囊触发电路、防盗设备、自动空调系统、含行车电脑的仪表板、遥控锁、导航设备、多路总线、电子控制动力传动系统和悬挂、音频/视频信息和娱乐，还有即将问世的夜视与防撞系统。
并且未来向其他能量形式驱动的变迁一定会进一步加强半导体在汽车工业中的重要性（见图1-1）。
图1-1微电子对“下游”工业和服务业的经济杠杆作用即将到来的创新包括LED照明和车头灯、“主动式”飞轮、混合动力、电子驱动气门、线控刹车、线控驾驶，以及很可能的42V电源以支持额外的电气负载。
……不太明显的方面可能不那么明显但是也同样重要的是电子工业对开发、制造和服务的许多贡献。
在汽车工业幕后的创新包括计算机辅助设计（CAD）、有限元分析、虚拟碰撞测试、计算流体力学、计算机数控机床（CNC）、焊接和组装机器人、计算机集成制造（CIM）、质量控制和工艺监控、订单处理、供应链管理和诊断程序。
微电子学概论复习题及答案(详细版)
第一章 绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路3．微电子学的特点是什么？微电子学：电子学的一门分支学科微电子学以实现电路和系统的集成为目的，故实用性极强。
微电子学中的空间尺度通常是以微米(m, 1m ＝10－6m)和纳米(nm, 1nm = 10-9m)为单位的。
微电子学是信息领域的重要基础学科微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算机辅助设计、测试与加工、图论、化学等多个学科微电子学是一门发展极为迅速的学科，高集成度、低功耗、高性能、高可靠性是微电子学发展的方向微电子学的渗透性极强，它可以是与其他学科结合而诞生出一系列新的交叉学科，例如微机电系统(MEMS)、生物芯片等4．列举出你见到的、想到的不同类型的集成电路及其主要作用。
集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。
5．用你自己的话解释微电子学、集成电路的概念。
集成电路（integrated circuit）是一种微型电子器件或部件。
微电子学概论
第一章绪论1.1946年第一台计算机：ENIAC2.1947年12月23日第一个晶体管:巴丁、肖克莱、布拉顿3.集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能4.达默第一个提出集成电路的设想，1958年德克萨斯仪器公司基尔比研制除了第一块集成电路5.集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律6.集成电路按器件结构类型分类：a)双极集成电路：主要由双极晶体管构成a)NPN型双极集成电路b)PNP型双极集成电路b)金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极晶体管)构成1.NMOS2.PMOS3.CMOS(互补MOS)c)双极-MOS(BiMOS)集成电路：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路，综合了双极和MOS器件两者的优点，但制作工艺复杂7.按结构形式的分类：单片集成电路：a)它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路b)在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等混合集成电路：c)厚膜集成电路d)薄膜集成电路8.按电路功能分类：↗数字集成电路(Digital IC)：它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路↗模拟集成电路(Analog IC)：它是指处理模拟信号(连续变化的信号)的集成电路✍线性集成电路：又叫做放大集成电路，如运算放大器、电压比较器、跟随器等✍非线性集成电路：如振荡器、定时器等电路↗数模混合集成电路(Digital - Analog IC) ：例如数模(D/A)转换器和模数(A/D)转换器等第三章第四章1.集成电路的集成度，功耗延迟积，特征尺寸是描述集成电路性能的几个重要指标2.特征尺寸：指集成电路中半导体器件的最小尺度3.图形转换：光刻：光刻三要素：光刻胶、掩膜版和光刻机；4.光刻胶：光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变5.正胶：曝光后可溶；负胶：曝光后不可溶；6.几种常见的光刻方法：接触式光刻，接近式曝光，投影式曝光，i.超细线条光刻技术b)甚远紫外线(EUV)c)电子束光刻d)X射线e)离子束光刻7.化学汽相淀积(CVD)：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程CVD技术特点：a)具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点b)CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO、多晶硅、非晶硅、氮化硅、金属(钨、钼)等2单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片 二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源c)低温CVD氧化层：低于500℃d)中等温度淀积：500～800℃e)高温淀积：900℃左右多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。
无线通信中的射频收发系统设计
这一章讨论了非线性分析的基本原理和方法，包括互调、干扰屏蔽和频谱再 生及调制等。还介绍了如何利用非线性分析改善无线通信系统的性能。
第六章：移动系统中射频专用集成电路设计方法
这一章针对移动系统中的射频专用集成电路设计进行了深入探讨，包括自动 增益控制、模/数转换动态范围和电源管理等关键技术。还介绍了如何优化这些 集成电路的性能，以满足移动系统的严格要求。
《无线通信中的射频收发系统设计》是一本全面介绍无线通信中射频收发系统设计的书籍，既适 合初学者入门学习，也适合专业人士深入探讨。通过阅读本书，读者可以深入理解射频收发系统 设计的基本原理和核心技术，掌握射频收发系统的设计和优化方法，为进一步研究和开发无线通 信技术打下坚实的基础。
精彩摘录
在无线通信领域，射频收发系统设计是至关重要的一环。它不仅是实现无线 通信的关键，也是决定无线通信质量与效率的重要因素。近年来，随着无线通信 技术的快速发展，射频收发系统设计也变得越来越复杂和精细。在这样的背景下， 一本名为《无线通信中的射频收发系统设计》的书籍为我们提供了宝贵的参考和 指导。
本书还重点介绍了射频收发系统的性能评估。通过理论分析和实验测试，本书详细阐述了如何评 估射频收发系统的性能，包括传输速率、功耗、稳定性等指标。
还介绍了如何通过优化设计和参数调整来提高系统性能。
本书讨论了射频收发系统设计的未来发展趋势。随着技术的不断进步，射频收发系统设计将面临 更多的挑战和机遇。本书展望了未来几年内无线通信技术的发展趋势，并探讨了可能的创新方向。
《无线通信中的射频收发系统设计》这本书的目录覆盖了无线通信中射频收 发系统的各个方面，从基础知识到高级技术，从理论分析到实践应用。这本书对 于从事无线通信工作的工程师和技术人员来说是一本宝贵的参考书，对于相关领 域的研究人员和学生来说也是一本极好的教材。
第六章 MOS电路版图设计
6.2.2 布线 2. 布线示例
6.2.3 优化设计 1. 源漏区面积优化 相邻同型MOS 管源漏区相连接时 采用有源区直接连 接可以减小源漏区 面积，减小寄生电 容和漏电，也减小 了芯片面积。
1
2
6.2.3 优化设计 2. 器件排序优化 通过排序优化可以提高速度，减小漏电。
OUT OUT D A B C
A
D
B
C
OUT
OUT
GND
GND
6.2.3 优化设计 3. 宽沟器件的优化设计
(1)宽沟器件可以由 多个器件合成，方便 布局布线，减小栅极 电阻。 (2)宽沟器件源漏区 开孔要充分，提高沟 道特性的一致性（尤 其是模拟电路）。
6.2.3 优化设计 4. 复用单元的设计
将常用结构的 组合图形（包括电 路单元）按设计规 则要求设计为可复 用的单元，供设计 过程中调用， 减少设计错 误，并便于 修改。
CPU
标准单元dffps
6.5.2标准单元（Standard Cell）设计方法 1.概念 电路基本单元及各种I/O单元都按一定的标 准、依据特定工艺、由专门人员预先设计好存 放于一个统一的库中，称为标准单元库。 芯片设计者只要根据电路的逻辑网表及设 计约束条件，用相关软件调用标准库中的单元 进行布局布线，即可快速形成最终的芯片版图。 由于标准单元库是预先设计好的，不是为 某个芯片专门设计的，因此称为半定制设计方 法（semi-custom design approach）
6.3.3 内部电路的抗闩锁设计 版图示例1 dffpr
6.3.3 内部电路的抗闩锁设计 版图示例2
6.3.3 内部电路的抗闩锁设计 版图示例3
6.3.4 芯片外围电路的抗闩锁设计 外围电路主要是指输入/输出单元电路， 一方面易受高压影响，另一方面工作电流 很大。因此，极易发生闩锁效应，通常都 采用双环保护结构，而且保护环上要充分 开孔，用金属线直接连到电源或地上。
第6章(725)
第6章 中央处理器(CPU)
32
(10) PUSH R0 这条指令实现将寄存器R0中的数据压入到堆栈中。与该
指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
33
(11) POP R0 这条指令实现将堆栈栈顶的数据弹出至寄存器R0中。与
该指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
转地址)。
(4) 重复过程(1)~(3)，直到将程序中的所有指令执行完毕 为止。
第6章 中央处理器(CPU)
4
从另一个角度看，指令流和数据流是在主存与CPU内部 寄存器组之间流动的(见图6.1)， 所以对这些指令流和数据流
的有效管理也是CPU的基本功能。
第6章 中央处理器(CPU)
5
图 6.1
处理器与主存之间的通信
第6章 中央处理器(CPU)
9
图 6.3
指令周期及CPU操作
第6章 中央处理器(CPU)
10
6.1.3 微操作 1. 微操作与微命令
在指令周期内的CPU行为实际是由一系列微操作(μop)定
义的，这些微操作是将CPU行为或功能分解后的CPU最基本 的操作，分属于不同的指令子周期(CPU周期)。图6.4示出 了一个程序执行的分解过程，它描述了指令周期、CPU周期、 微操作之间的关系。
第6章 中央处理器(CPU)
27
(5) SUB R0，(X) 这条指令实现寄存器R0中的被减数减去存储器地址X间 接寻址的存储单元中的减数、将差值传送至寄存器R0中的功 能。与该指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
28
(6) IN R0，P 这条指令实现从I/O地址为P的I/O设备(接口)中输入数据
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.1 全定制设计方法（Full-Custom Design Approach） 6.2 半定制设计方法（Semi-Custom Design Approach） 6.3 可编程逻辑器件（PLD）设计方法 6.4 现场可编程门阵列（FPGA）设计方法 6.5 不同设计方法的比较
单元中的每个晶体管，使其速度最快或面积最小。但CBIC的
缺点是要花较多的时间和费用来设计或购买标准单元库，另外， 要花费较多的时间为新的ASIC设计制作所有的掩膜层。
10
图 6-1 示出了铝连线前用标准单元法设计的芯片示意图。 不同的标准单元具有相同的高度，而宽度则根据单元的复杂 程度而定。芯片主要分为3个区域：① 四周的I／O单元和压 焊块；② 单元部分；③ 布线通道。电源线和地线在不同的 单元中也位于相同的高度。每一排中的各标准单元的电源线
件下进行的，可以保证100％的布线布通率。设计者也可以利 用标准单元的版图进行人工布局布线。
8
一般来讲，人工布局布线的硅片面积利用率较高，但费时 较多，容易出错。标准单元法不要求设计者必须具有专业的半 导体工艺知识。标准单元设计可使ASIC版图布局过程自动化。 标准单元组水平放置，形成行，行与行垂直堆放形成可变的矩 形块(设计中可以改变形状)，然后可将上述可变矩形块与其他
并使模拟阵列与数字阵列有良好的隔离，就可以得到数模电路
兼容的门阵列电路。
24
门阵列电路通常应具有以下部分： (1) 用来与外引线相连接的接线点(也常称为压焊盘)。 (2) 输出缓冲单元，用以驱动较重的负载和实现隔离。 (3) 分布式电源馈线和地线。 (4) 晶体管阵列和二极管阵列。
(5) 隐埋层连线，分单层连线和双层金属连线两种。多一
26
图6-4 门阵列的两种典型版图布局
27
2. 基于门阵列的ASIC的类型 在门阵列(Gate Array，GA)或基于门阵列的ASIC中，晶体 管在硅圆片上是预先确定的。门阵列上预先确定的晶体管图案 即为基本阵列，基本阵列由最小单元重复排列组成，最小单元 即为基本单元(有时称为基元)。只有上面几层用做晶体管间互 连的金属层由设计人员用全定制掩膜方式确定。为了区别于其 他类型的门阵列，这种门阵列称为掩膜式门阵列(Masked Gate Array，MGA)。设计人员可从门阵列单元库中选择预先设计和
17
在决定生产工艺之后，需要结合工艺参数将此表编译，得 出另一种网表(和工艺参数有关的网表)，然后进行功能模拟。 若模拟结果符合设计要求，就可以将网表文件送交工厂生产； 或者将网表经过版图绘制软件，变成掩模版图送交工厂生产， 此掩膜的绘制是由该软件调用单元版图库中的单元版图自动布 局布线功能完成的。 在进行功能模拟时，连线分布电容量的值是按公式算出的， 可能不符合实际情况。版图设计好后，分布电容的值就进一步
查错困难且设计成本较高。emi-Custom Design Approach)
半定制设计方法(Semi-Custom Design Approach)适用于要 求设计成本较低、设计周期较短而生产批量比较小的芯片设计。 一般采用此种方法可迅速设计出产品并投入市场，在占领市场 后再用其他方法进行一次“再设计”。
3
利用全定制方法进行设计时，除了要求有人机交互的图 形编辑系统支持外，还要求有完整的检查和验证的EDA工具。 这些工具包括设计规则检查(DRC)、电学规则检查(ERC)、连 接性检查、版图参数提取(LPE)、电路图提取、版图与电路图 一致性检查(LVS)等。通过这些工具可发现人机交互过程中所 造成的版图上的某些错误，然后加以彻底纠正。但这种设计 方法要求设计者具有微电子技术和生产工艺等方面的专业知 识，以及一定的设计经验。而且全定制方法的设计周期长，
同尺寸(含有不同数目的基本单元和不同数目的I／O单元及压
焊块)的母片供用户选用。
22
对于一个给定的设计要求，可选用该系列中的某一品种； 如果此品种由于单元数或压焊块数的限制而不能满足设计要求 时，就可选用此系列中另一较大型的品种。对于给定系列内的 所有品种，其栅格结构(Grid System)是完全相同的。因此对于 同一系列，把某品种上的设计转移到另一品种上是非常容易的。
确定了，所以可对原设计进行修正，进行测试模拟(后模拟)。
一个典型的标准单元设计流程如图6-3所示。
18
图6-3 典型的标准单元设计流程
19
6.2.2 门阵列设计方法 1. 概述 门阵列是指在一个芯片上把逻辑门排列成阵列形式，这些 基本门通常是三输入与非门之类的完备逻辑函数。每个门具有 相同的版图形状，门与门之间暂不相连，因此构成一个未完成 的逻辑阵列。严格地讲，门阵列设计方法是指把单元(若干器 件)排列成阵列形式，每个单元内含有若干器件，通过连接单 元内的器件使每个单元实现某种类型门的功能，并通过各单元
7
设计者利用各种EDA工具绘制电路方框图或输入一种电路 描述文件，再输入压焊块的排列次序，标准单元法自动设计系 统将根据方框图中单元逻辑电路符号与单元电路版图的对应关 系，自动布局布线，生成版图。在布局和布线过程中，布线通 道的高度由设计系统根据需要加以调整，当布线发生困难时，
将通道间距适当加大，因而布局布线是在一种不太受约束的条
标准单元块或全定制逻辑块相连。
对于标准单元法，虽然每个被调用的单元都是事先设计好 的，但制造芯片时的各层掩膜版图则需要根据布图结果进行专 门的加工定制，即不同的电路需要一套完整的不同层的掩膜版 图，因而无法事先完成部分加工工序。
9
可见，在标准单元设计方法中，ASIC设计人员只需确定 标准单元的布局以及在CBIC(CellBased IC)中的互连即可。 其优点是：采用了预先设计、预先测试过的具有预定特性的标 准单元库，设计人员可省时、省钱、减小风险。另外，可对每 个标准单元进行个别优化。例如，设计单元库时，可选择标准
这时就需要单独设计和制作用于接触孔相连线的掩膜版。对于
单层布线工艺，需再设计制作两块掩膜版(一为接触孔，另一 为金属连线)；对于双层布线工艺，则需4块掩膜版(一为接触孔， 一为通孔，另两块分别为第一层金属和第二层金属)。
21
对于一些标准的逻辑门，如与非门、或非门、触发器等可 事先将若干个基本单元用确定的连线连接起来，构成所谓的 “宏单元”。这样会加快门阵列的设计过程，因为这时只需对 “宏单元”进行布局，并在“宏单元”之间布线即可。门阵列 芯片的制造商为了适应不同规模电路的需要，设计和制作了不
1
6.1 全定制设计方法(Full-Custom Design Approach)
全定制设计方法(Full-Custom Design Approach)是利用各种 EDA工具，从每个半导体器件的图形、尺寸开始设计，直至整 个版图的布局、布线等完成。在全定制ASIC中，设计人员不 使用已预先测试和具有预定特性的单元去进行全部或部分设计。 原因可能是现有的单元库速度不够快、逻辑单元不够小或功耗 太大。当采用新的或专门的ASIC工艺因而无现成单元库或因 ASIC太特殊必须定制设计某些电路时，也需要使用全定制设 计。
和地线可以自动对齐，相互连接。由于标准单元本身的信号
端都引到了单元的上下两端，因此单元之间的连线都处在布 线通道内。
11
图6-1 标准单元法设计的芯片示意图 (a) UDD、USS在两端; (b) 标准单元示意图；(c) 标准单元法的版图布置
12
2. 标准单元库 单元库中的每个标准单元都采用全定制方法设计。使用这 些预先设计好的具有预定特性的电路，不必做任何全定制设计。 这种设计方式在获得与全定制ASIC同样的性能和灵活性的同 时，减少了设计时间，而且风险也较小。
16
3. 设计步骤 标准单元法的主要设计步骤如下： 首先，设计者利用电路方框图调用电路符号库中的单元电 路(如D触发器、与非门)符号，绘制逻辑方框图或利用一种硬 件描述语言(如HDL)编写系统设计的程序，这步称为设计输入。
接着，设计输入文件经过编译后，给出一种由中间设计语
言IDL(Internecliare Design Language)编写的文件，它可以称为 网表(netlist)。这种网表可能与生产工艺有关，也可能只描述电 路原理，与生产工艺和实际电参数无关。
层布线就需要多设计一张连线掩膜，从而增加了设计周期和 成本。
25
门阵列的两种典型版图布局如图6-4 所示。两种布局都可 划分为三个区域：四周是压焊块及I/O电路，芯片中间为单元
区和连线通道区。连线通道处于单元之间，连线为一系列垂直
方向和水平方向的线段。如果门阵列允许有双层金属连线，则 金属层之间通过“通孔(via)”连接。一般第一层金属是水平的， 第二层是垂直的。如果只允许单层金属，则水平线段为金属， 垂直线段就必须采用多晶硅。
14
图6-2 单元库的结构特征
15
2) 单元库中各单元的主要功能特点 (1) 可升级的SCMOS.TDB很重要，但成熟的是 CMOS3.TDB库，它主要包括： · SSI.TDB：包括基本单元、I/O单元、测试单元。 · MSI.TDB：包括功能单元。
(2) 工作电压为3～7 V。
(3) 工作温度范围是-55～125℃(国军标)，已经通过验证。 (4) 设计投片后，系统时钟可工作在20 MHz以上。
13
1) 标准单元库的结构特征 单元库的结构特征如图6-2 所示。 (1) 标准单元库包括基本单元、宏单元、I/O单元等。 (2) 基本单元和宏单元等高，但一般不等宽。 (3) UDD、USS 分别在顶部和底部。
(4) 单元的信号端口从顶端、底端或同时从顶底端引出。
(5) CMOS工艺包括双层金属、单层多晶硅、硅栅、N阱等。
2
在全定制设计方法中，当确定了芯片的功能、性能、允许 的芯片面积和成本后，设计人员要对结构、逻辑、电路等各个 层次进行精心的设计，对不同方案进行反复比较，特别要对影 响性能的关键路径作出深入的分析，一旦确定以后就进入全定 制版图设计阶段。