专用集成电路设计基础教程(来新泉 西电版)第4章 数字集成电路设计技术
专用集成电路设计实践(西电版)第4章 EDA软件的使
02
常用EDA软件介绍
集成电路设计软件
Cadence Virtuoso
用于模拟和混合信号IC设计，支持从概念到签核 的所有设计流程。
Synopsys Design Compiler
广泛用于数字IC设计，提供逻辑综合和物理优化 功能。
ABCD
Mentor Graphics IC Compiler
针对高性能IC设计，提供高吞吐量物理综合和时 序驱动的布局。
Laker Custom IC Designer
适用于初学者和小型设计团队，提供简单易用的 集成电路设计工具。
电路仿真软件
Cadence NC-Sim
提供高性能、高精度仿真，适用于模拟、混合信号和数字电路。
Mentor Graphics ModelSim
适用于各种规模的电路仿真，支持多种EDA工具接口。
EDA软件的发展可以分为三个阶段： 萌芽期、发展期和成熟期。
发展期：20世纪80年代，随着计算 机技术的不断发展，EDA软件开始广 泛应用于电子设计领域。
萌芽期：20世纪70年代，随着集成 电路的出现，人们开始尝试使用计算 机进行电路设计。
成熟期：21世纪初，随着集成电路规 模的扩大和系统级设计的出现，EDA 软件逐渐成熟并成为电子设计的必备 工具。
导入和导出数据
打开软件并登录，完成必要的工作后 关闭软件。
将数据导入到软件中进行分析和处理， 或导出数据以供其他应用程序使用。
创建和保存项目
创建一个新的项目或打开一个已有的 项目，并保存项目以防止数据丢失。
EDA软件的进阶技巧
使用脚本语言自动化任务
学习并使用脚本语言，如Python或TCL，来自动化重复性任务， 提高工作效率。
专用集成电路设计基础教程(来新泉 西电版)第2章 集成电路的基本制造工艺及版图设计PPT
〔3〕 BiCMOS工艺：是一种同时兼容双极和CMOS的工 艺，适用于工作速度和驱动能力要求较高的场合，例如模拟类 型的ASIC。
〔4〕 GaAs工艺：通常用于微波和高频频段的器件制作， 目前不如硅工艺那样成熟。
〔5〕 BCD工艺：即Bipolar+CMOS+DMOS〔高压MOS〕， 一般在IC的控制局部中用CMOS。
第2章 集成电路的基本制造 工艺及版图设计
2.1 集成电路的基本制造工艺 2.2 集成电路的封装工艺 2.3 集成电路版图设计
1
半个多世纪前的1947年贝尔实验室创造了晶体管；1949年 Schockley创造了双极〔Bipolar〕晶体管；1962年仙童公司首家 推出TTL〔Transistor Transistor Logic〕系列器件；1974年 ECL〔Emitter Coupled Logic〕系列问世。双极系列速度快， 但其缺点是功耗大，难以实现大规模集成。
6
2. 深亚微米工艺特点 通常将0.35 μm以下的工艺称为深亚微米〔DSM〕工艺。 目前，国际上0.18 μm工艺已很成熟，0.13 μm工艺也趋成熟。 深亚微米工艺的特点包括： 〔1〕 面积〔Size〕缩小。特征尺寸的减小使得芯片面积 相应减小，集成度随之得到很大提高。例如，采用0.13 μm工 艺生产的ASIC，其芯片尺寸比采用0.18 μm工艺的同类产品 小50％。
除此之外，还有崭露头角的超导〔Superconducting〕工艺 等。
3
1. ASIC主要工艺及选择依据 目前适用于ASIC的工艺主要有下述5种： 〔1〕 CMOS工艺：属单极工艺，主要靠少数载流子工作， 其特点是功耗低、集成度高。 〔2〕 TTL/ECL工艺：属双极工艺，多子和少子均参与导 电，其突出的优点是工作速度快，但是工艺相对复杂。
集成电路设计基础Ch04
MESFET 增强型和耗尽型 减小栅长 提高导电能力
GaAs工艺：HEMT
大量的可高速迁移的电子
图4.5 简单HEMT的层结构 栅长的减小
GaAs工艺：HEMT工艺的三明治结构
图4.6 DPD-QW-HEMT的层结构
Main Parameters of the 0.3 mm Gate Length HEMTs
Si-Bipolar
NMOS
Silicon 硅
GaAs 砷化镓
CMOS BiCMOS
Si/Ge MESFET HEMT
HBT
InP 磷化铟
HEMT HBT
器件 D, BJT, R, C, L D, NMOS, R, C D, P/N-MOS, R, C D, BJT, P/N-MOS, R, C D, HBT/HEMT D, MESFET, R, C, L D, E/D-HEMT, R, C, L D, HBT, R, C, L D, HEMT, R, C, L D, HBT, R, C, L
MSI MSI
图4.1 几种IC工艺速度功耗区位图
4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺
4.1.1 双极性硅工艺
早期的双极性硅工艺：NPN三极管
B
E
C
Metal
pn-Isolation p+ n-
沉积第二金属层并刻蚀成图案
形成钝化玻璃并刻蚀焊盘
NMOS S GD
PMOS S GD
P+
N+
N+
P+
P+
集成电路设计基础
集成电路设计基础1. 引言集成电路设计是现代电子工程领域中的重要一环。
它涉及到将多个电子元件（如晶体管、电容器和电阻器等）集成在同一个硅片上，从而实现更高级别的电子功能。
本文将介绍集成电路设计的基础知识，包括集成电路的分类、设计流程以及常用的设计工具等。
2. 集成电路的分类根据集成度的不同，集成电路可以分为三种类型：小规模集成电路（LSI）、中规模集成电路（MSI）和大规模集成电路（LSI）。
LSI通常包括10个以上的门电路，MSI则包括数十个门电路，而LSI包含了成千上万个门电路。
此外，根据功能的不同，集成电路可以分为模拟集成电路和数字集成电路。
模拟集成电路是利用模拟信号进行信息处理，而数字集成电路是利用数字信号进行信息处理。
3. 集成电路设计流程集成电路的设计通常包括以下几个步骤：3.1 需求分析在设计集成电路之前，首先需要明确设计的目标和需求。
这包括确定电路的功能、性能指标以及工作环境等。
3.2 电路设计在电路设计阶段，需要根据需求分析的结果设计出符合要求的电路结构。
这包括选择适当的电子元件、确定元件的连接方式以及设计电路的布局等。
3.3 电路模拟在电路模拟阶段，使用模拟电路仿真工具对设计的电路进行模拟。
通过模拟可以评估电路的性能指标，如增益、带宽和功耗等。
3.4 电路布局与布线在电路布局与布线阶段，需要设计电路的物理结构以及元件之间的连接方式。
这包括确定电路的尺寸、排列顺序以及设计布线的路径等。
3.5 校准与测试在校准与测试阶段，需要对设计的集成电路进行校准和测试。
这包括检查电路的功能和性能指标是否满足需求，并对电路进行调整和优化。
4. 集成电路设计工具集成电路设计通常使用专门的设计工具来辅助完成。
常用的集成电路设计工具包括：•电路设计工具：如Cadence、Mentor Graphics等，用于设计电路的原理图和逻辑图。
•电路仿真工具：如Spice、HSPICE等，用于对设计的电路进行模拟和验证。
《专用集成电路设计方法》课程教学大纲
《专用集成电路设计方法》课程教学大纲课程编号：ABJD0530课程中文名称：专用集成电路设计方法课程英文名称：ASICDesignMethodo1ogy课程性质：选修课程学分：3学分课程学时数：48学时授课对象：电子信息工程、电子科学与技术本课程的前导课程：数字集成电路设计、模拟集成电路设计一、课程简介《专用集成电路设计方法》课程是物理学系物理学专业必修的技术基础课，具有非常重要的地位和作用。
本课程以《数字集成电路设计》和《模拟集成电路设计》课程为基础，内容侧重于晶体管级电路设计和物理层设计。
使学生把所学的电子线路、器件物理、工艺制造知识融汇到版图设计中去，最终达到电路或系统的功能和参数指标在电路的物理层设计中实现。
本课程为研讨课，通过指导、研讨与上机实践，掌握AS1C的设计流程和设计技术，内容侧重于晶体管级电路设计和物理层设计。
通过课程学习，使学生能够根据电路的功能和参数指标，完成逻辑网表设计、晶体管级电路设计和版图设计。
二、教学基本内容和要求（-）绪论课程教学内容：电子技术的发展，模拟信号与模拟电路；电子信息系统的组成；模拟电子技术基础课的特点。
课程的重点、难点：重点：如何学习这门课程难点：模拟电子的基本概念和课程的目的。
课程教学要求：掌握：模拟电子系统组成，电子系统分类；理解：模拟和数字的区别和关系；了解：模拟电子系统主要性能指标。
（-）绪论（2学时）具体内容：专用集成电路的设计流程和设计要求。
（二）CMOS数字电路基本单元的设计（2学时）具体内容：CMOS反相器直流、交流特性和设计分析；CMOS传输门特性分析和CMOS版图设计。
1 .基本要求（1）了解反相器物理层设计与反相器直流特性、交流特性的关系和设计考虑。
（2）了解CMe）S传输门的结构和模型分析。
2 .重点、难点重点：CMOS结构与版图的对应关系。
难点：CMOS结构与版图的对应关系。
（三）CMOS组合电路和CMoS基本逻辑电路设计（2学时）具体内容：CMc）S组合逻辑的设计规则；根据逻辑函数进行逻辑简化，画出逻辑图、晶体管级电路图和版图。
集成电路设计基础
集成电路设计基础集成电路设计是现代电子技术中的重要组成部分，它涉及到电路设计、布局、布线、仿真、验证等多个环节。
本文将从集成电路设计的基础知识入手，介绍一些常用的设计方法和流程。
一、集成电路设计的基本概念集成电路是将多个电子元器件集成在一块芯片上的电路。
它的设计过程主要包括逻辑设计和物理设计两个阶段。
逻辑设计是指根据电路的功能要求，使用逻辑门和触发器等基本逻辑单元，设计出满足特定功能的逻辑电路。
物理设计则是将逻辑电路映射到实际的物理布局上，包括芯片的布局、布线和电路的优化等。
二、集成电路设计的方法1. 逻辑设计方法逻辑设计是集成电路设计的第一步，它决定了电路的功能和性能。
常用的逻辑设计方法包括门级逻辑设计、寄存器传输级（RTL）设计和行为级设计等。
门级逻辑设计是指将逻辑电路表示为逻辑门的组合，可以使用与、或、非等基本逻辑门进行逻辑运算。
寄存器传输级设计则是将逻辑电路表示为寄存器和数据传输器的组合，它可以更直观地描述电路的数据流动。
行为级设计是指使用高级语言（如Verilog、VHDL等）描述电路的功能和行为。
2. 物理设计方法物理设计是将逻辑电路映射到实际的物理布局上，其目标是在满足电路功能和性能要求的前提下，尽可能减小电路的面积和功耗。
物理设计的主要步骤包括芯片的布局、布线和电路的优化。
芯片的布局是指将电路的各个逻辑单元按照一定的规则放置在芯片上，以满足电路的连接要求和良好的电路布局。
布线是指将逻辑单元之间的连线完成，使其能够正常传递信号。
布线的目标是尽量减小连线的长度和延迟，提高电路的运行速度。
电路的优化是指对布局和布线进行进一步的优化，以减小芯片的面积和功耗。
常用的优化方法包括逻辑优化、时钟树优化和功耗优化等。
三、集成电路设计的流程集成电路设计的流程一般包括需求分析、逻辑设计、验证、物理设计和后端流程等多个阶段。
需求分析阶段是确定电路的功能和性能要求，以及电路的输入输出特性等。
逻辑设计阶段是根据需求分析的结果，设计出满足功能和性能要求的逻辑电路。
专用集成电路设计基础教程(来新泉 西电版)第5章 模拟集成电路设计技术
5.1.1 双极型电流源电路 在集成电路中，偏置电路和晶体管分立元件的偏置方法
不同，也就是说，晶体管分立元件通常采用的偏置电路在集 成电路中是不适用的。为了说明这个问题，我们先看一个例 子。
图5-1是晶体管共射放大电路。Rb1、Rb2是偏置电阻，通 过分压固定基极电位；Re是射极反馈电阻，起着直流反馈和 保证工作点稳定的作用。图5-1也是晶体管分立元件通常采用 的偏置电路，现在来估算一下这种偏置电路中的各个电阻的 阻值。
第5章 模拟集成电路设计技术
5.1 电流源 5.2 差分放大器 5.3 集成运算放大器电路 5.4 比较器 5.5 带隙基准 5.6 振荡器
1
5.1 电 流 源
集成电路设计者的主要工作是设计电路，包括电流的设计。 为了给各电路提供设计所指定的电流，常使用电流镜电路，它 是集成电路的基本电路。其主要用途有：做有源负载；利用其 对电路中的工作点进行偏置，以使电路中的各个晶体管有稳定、 正确的工作点。下面我们来讨论模拟集成电路中各种类型的电 流源电路。
11
其中：ie1为V1的发射极电流，ie2为V2的发射极电流。根据晶体
U BE1
KT q
ln ie1 is1
,U BE 2
KT q
ln ie2 is 2
则
(5-7)
U BE 2
U BE1
KT q
ln ie2is1 ie1is 2
(5-8)
12
其中：is1和is2分别是V1、V2单位面积的反相漏电流。 设V1、V2两个管的发射区面积相同，在工艺上实现的单位
17
在集成电路版图设计时，常把V1、V2两管靠得很近，加上 工艺相同，掺杂浓度相同，因此两个管子单位面积的反相漏电
专用集成电路设计基础
4、形成场隔离区
（1）生长一层薄氧化层 （2）淀积一层氮化硅
（3）光刻场隔离区，非隔离区用光刻胶保护
（4）刻蚀氮化硅
（5）场区离子注入
（6）热生长厚的场氧化层（7）去掉氮化硅
5、形成多晶硅栅
（1）生长栅氧化层
（2）淀积多晶硅
（3）光刻多晶硅栅
（4）刻蚀多晶硅栅
（5）淀积氧化层
（6）刻蚀氧化层，形成侧壁氧化层
COMS数字IC中 最基本COMS倒相器的结 构，是在同一硅衬底上 将PMOS和NMOS制作在一 起得到：
源 栅漏
P+ N－Si衬底
源栅漏
N+ P阱
7.逻辑电平
用MOS器件作逻辑开关时，一般希望它们具 有良好的开关特性，开通时具有强的导通能力，关 闭时具有良好的关断能力。
如图2.5a所示，当n沟MOS器件的栅极施加逻 辑电平“1”或VDD，源极接低电平VSS，漏极接后级 单元时，若初始时刻漏极为逻辑“1”电平，N沟晶 体管将对任何连接于漏端的等效电容C放电，放电 后也变成低电平时。由于栅极对于源、漏的电平 VGS和VGD均等于高电平，在栅下面形成一个很厚 的沟道，晶体管具有很大的沟道导通电荷量Q或强 导通能力。这种晶体管始终维持其漏极为逻辑“0” 的状态，我们称该漏极逻辑电平为强“0”。
IDS(sat)=WvmaxCox(VGS-Vtn); VDS>VDS(sat)，式（2－7）
这时，用式（2-6）表示短沟道晶体管V-I特性将会 发生偏离。
例：如果N沟晶体管采用0.5 μm (G5)工艺,当： VDS＝3.0V, VGS=3.0V, Vth=0.65V, Leff=0.5 μm, Tox=100A时，代入式（2－7）可得： IDS(sat)/W=300 μA/μm。 根据电场强度计算饱和速度和渡越时间：
专用集成电路设计基础ASIC4PPT课件
4.1 MOS开关及CMOS传输门 4.2 CMOS反相器 4.3 全互补CMOS集成门电路 4.4 改进的CMOS逻辑电路 4.5 移位寄存器、锁存器、触发器、I/O单元
4.1 MOS开关及CMOS传输门 4.1.1 单管MOS开关
1. NMOS单管开关
2. PMOS单管开关
PSIDUDD 0
➢ 动态功耗（瞬态功耗）PD
▪ 对负载电容CL充放电的动态功耗PD1—交流开关功耗，
图：Ui为理想方波时的反相器动态功耗 （a）电路 （b）充放电电流电压波形
➢ 动态功耗（瞬态功耗）PD
▪ 一周内CL充放电使管子产生的平均功耗
P D 1T 1 c 0 T 1iD N U D S Nd tT T 1 2iD N U D S Pd t
4.2 CMOS反相器
CMOS反相器相当于非门, 是数字集成 电路中最基本的单元电路。搞清楚CMOS反 相器的特性, 可为一些复杂数字电路的设计 打下基础。
4.2 CMOS反相器 4.2.1 反相器电路
➢ 下图给出了一些反相器的电路：
(a) 电阻反相器
(b) 用增强型NMOS做 负载的E/E反相器
r 阻 dsp很小，电路相当于一个小增益放大器。
4.2.3 CMOS反相器的直流传输特性
➢ 分段讨论：
▪ CD段
当Ui进一步增大，且满足 U OU TH P U iU OU THN
时，两管的栅、漏区进入预夹断状态，同时饱和导通。
N管和P管的电流相等，根据电流方程：
IDN
nCOX
2
W L N
(UGSNUT
HN)2
IDP
pCOX
2
W L
专用集成电路设计方法讲义4_逻辑综合共93页
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
专用集成电路设计方法讲义4_逻辑综 合
16、自己选择的路、跪着也要把它走 完。 17、一般情况下)不想三年以后的事， 只想现 在的事 。现在 有成就 ，以后 才能更 辉煌。
18、敢于向黑暗宣战的人，心里必须 充满光 明。 19、学习的关键--重复。
20、懦弱的人只会裹足不前，莽撞的 人只能 引为烧 身，只 有真正 勇敢的 人才能 所向披 靡。
▪
28、知之者不如好之者，好9、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
93
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图4-3 PFET的传输特性
10
通过以上分析，我们可以得到以下结论： NFET传送强逻辑0电平、弱逻辑1电平； PFET传送强逻辑1电平、弱逻辑0电平。 设计互补MOS(CMOS)电路就是为了解决传送电平的问题。 设计的基本规则为： 使用PFET传送逻辑1电压UDD； 使用NFET传送逻辑0电压USS=0 V。 以上这些使我们能够构建一个可传送理想逻辑电压0 V和 UDD到输出端的电路。
4
图4-1 NFET和PFET的符号
5
NFET的工作特性如图4-2所示。栅极上的外加电压UDD 保证了NFET导通，其作用如同一个闭合的开关。图4-2(a)中， 器件左端加上了一个逻辑电平0，电压UX=0 V，正如期望的 那样，输出电压UY=0 V。当增加输入电压时，该电压值也 会被传送到输出端。但是，如图4-2(b)所示，当加上一个理 想的逻辑1，即输入电压UX=UDD时，问题就发生了。
11
4.1.2 CMOS传输门 在CMOS电路中, 传输门被作为一种基本的开关或逻辑单
元，由多个逻辑单元的组合来实现基本的开关电路并进而扩 展出更多的逻辑功能。图4-4示出CMOS传输门的结构及其常 用的符号。通过此单元的导通通路是由一互补的控制信号对
(C , C ) 来控制的。当C=1, C 0 时，两管同时导通，输入
信号送至输出端(即输出信号等于输入信号)；而当C=0， C 1 时，两管皆不导通(形成高阻态), 将逻辑流切断(即输
入的变化对输出没有影响)。为此可将传输门当作一个电压控 制或逻辑控制的开关。
12
由图4-4可看出，CMOS传输门与CMOS反相器一样，都是 由一个PMOS管和一个NMOS管相并联组成的，但它们的连接 方式却完全不同。为了加深对CMOS传输门电特性的了解，可 先研究各个MOSFET 开关管的性能，然后再将其构成并联电 路。之所以将两MOSFET管称为开关管是因为流过它的电流是 双向的，具体的流向由具体情况来确定。CMOS反相器中 PMOS管的源极必须接UDD，漏极与NMOS管的漏极连在一起 接输出端，而NMOS管的源极必须接到地。也就是说，CMOS 反相器中两管的源、漏极是固定不变的。但对传输门则不然， 其漏、源极可以互换而不固定。
t uo(t)UD[D1e
]GCo为时间常数。同样，传输逻辑“0”时应对应于 输出电容Co上的电荷通过RTG放电，因此放电电压的变化可表
7
图4-2 NFET的传输特性
8
PFET具有与NFET相反的传输特性。为了考察PFET特性， 将它的栅极接地。图4-3 为对应两种输入值时的电路。在图43(a)中，UX=UDD，相当于输入逻辑1的情况，此时输出电压 UY=UDD，这是理想的逻辑1电平, 因此，PFET能够传送“强” 逻辑1。但当UX=0 V时，如图4-3(b)所示, 可传送的电压只能下 降到最小值UY=|UTP|，这也是阈值损失的结果, 即为了保持PF ET导通，栅—源电压的最小值必须为USGP=|UTP|。由于栅电压 为0 V，因此栅—源电压要升高到|UTP|，从而影响了输出, 故 PFET只能传送一个“弱”逻辑0。总之，PFET传送的电压范围 为［|UTP|, UDD］，但不能低于|UTP|。
17
CMOS传输门的最简单模型是由电阻器和开关组成的，如 图4-5所示。
18
图4-5 CMOS传输门的最简单模型
19
逻辑传输由信号 (C , C ) 控制，当C=1, C 0 时通路接 通，进行数据传输；而当C=0， C 1 时，通路阻断，数据传 输切断。图4-5(b)模型中的电阻RTG为传输门导通时的等效电阻。 当传输逻辑“1”时，便等效于通过此电阻对输出电容Co进行充
13
图4-4 CMOS传输门的结构及其常用的符号
14
正是由于CMOS传输门是由一个PMOS管和一个NMOS管 相并联而成的，因此它可以成功地实现互补的传输关系，即当 传输高电平时，虽然NMOS开关管传输弱逻辑“1”，但PMOS 开关管却传输强逻辑“1”；而传输低电平时，虽然PMOS开关 管传输弱逻辑“0”，但NMOS开关管却能传输强逻辑“0”。由 于二者互补，故CMOS传输门可传输的电压范围为0~UDD，从 而消除了仅当采用一个MOS管作开关管时所存在的一个阈值 电压逻辑摆幅损失的问题。
6
这时，输出电压UY=uo=UDD-UTH，这称为阈值电压损失。 它起因于为保持器件的导通状态，栅—源电压必须具有的最 小电压值UGSN=UTN，如图4-2(b)所示，根据基尔霍夫电压定律， 这要从电压UDD中减去。鉴于输出电压UY小于理想的逻辑1值 UDD，称NFET只能导通一个“弱”逻辑1。同理，鉴于它能毫 无问题地产生一个输出电压UY=0 V，称它可传送一个“强” 逻辑0。总之，NFET可传送［0, UDD-UTH］范围内的电压，但 不能超过UDD。
15
下面我们对CMOS传输门作简要分析。如图4-4所示，当 C=1， C 0 时，传输门像一个闭合的双向开关，若ui=UDD， 则输出电容将通过传输门充电至UDD；反之，当输入ui =0 时， 输出电容将通过传输门放电至0电压状态。表4-1总结了单管开 关和CMOS传输门的电压传输特性。
16
表4-1 单管开关和CMOS传输门的电压传输特性
第4章 数字集成电路设计技术
4.1 MOS开关及CMOS传输门 4.2 CMOS反相器 4.3 CMOS组合逻辑 4.4 触发器 4.5 存储器
1
2
3
互补MOS(CMOS)采用两种类型的MOSFET构建逻辑电路。 一种称为N沟道MOSFET(或简称为NFET), 它以带负电荷的电 子作为电流。NFET的电路符号如图4-1(a)所示。栅极是器件的 控制电极。加在栅极上的电压决定了在漏端和源端之间的电流。 另一种晶体管称为P沟道MOSFET(或简称PFET)，它以正电荷 为电流，其电路符号如图4-1(b)所示。像NFET一样，加在 PFET栅极上的电压决定了在源端和漏端之间的电流。