基于ARM和FPGA的多通道信号模拟系统设计_麻军伟

设计与应用计算机测量与控制.2011.19(7) Com puter Measurement &C ontrol收稿日期:2010-12-03; 修回日期:2011-01-13。

基金项目:水下信息处理与控制国家级重点实验室基金(9140C2302061001);船舶预研基金(08J3.9.9)。

作者简介:麻军伟(1983-),男,陕西蒲城人,汉,硕士研究生,主要从事控制理论与控制工程方向的研究。

刘卫东(1962-),男,陕西西安人,博士,教授,主要从事计算机测控系统、水下航行器控制与导引系统、计算机网络多媒体方向的研究。

文章编号:1671-4598(2011)07-1767-04 中图分类号:T P302文献标识码:A基于ARM 和FPGA 的多通道信号模拟系统设计麻军伟1,刘卫东1,2,雷 娟1(11西北工业大学航海学院,陕西西安 710072;21水下信息处理与控制国家级重点实验室,陕西西安 710072)摘要:信号模拟系统在设备测试、数据处理等领域都有重要的意义;为了解决设备测试对多通道同步信号的需求,提出了一种基于ARM 和FPGA 的多通道信号模拟系统设计方法,主要介绍了以FPGA 为核心的模拟输出控制模块,其中采用ARM 进行多任务管理,用FPGA 实现时序转换和控制,FPGA 的控制逻辑采用VH DL 和原理图相结合的方法设计,使用FPGA 提高了系统性能并简化了外围电路设计,最后给出了模拟系统的实验结果,整个设计系统可模拟输出多路0101H z~40M H z 的任意信号,说明了这种设计方案的有效性。

关键词:信号模拟;多通道;FPGA;ARMDesign of Multi -channel Signal Simulator Based on ARM and FPGAMa Junw ei 1,Liu Weido ng1,2,Lei Juan1(11Co llege of M arine,No rthw ester n P olytechnica l U niver sity,Xi .an 710072,China;21N atio nal K ey L abo rato ry on U nderw ater Info rmatio n Pro cess and Contr ol,Xi .an 710072,China)Abstract:Signal Simulator is of gr eat importan ce for facility testing,signal proces sing and other field.In order to achieve the demand of m ulti-chann el s ynch ron ou s sign al for facility testing,a design m ethod of M ulti-chan nel Signal Sim ulator based on FPGA and ARM is pres -ented,and the con tr ol m odules of analog output implemented in FPGA are in tr odu ced in detail.ARM is mainly us ed for tasks managem ent and states supervision.FPGA is mainly used for timin g con version and control.C ontrol logic in the circuit design of FPGA combing VHDL w ith principle chart.T he use of FPGA improves the s ystem .s performan ce and s implifies design of the peripheral circuits.Experiment re -s ults demons trate that the n ew design approach for electrical sign al sim ulator is valid.Key words :s ignal s imulator;mu lti-channel;FPGA;ARM0 引言信号模拟系统主要用于对特定信号进行模拟仿真和外场采集数据回放,以进行设备测试或数据分析,在水声、雷达、导航、科研以及教学等领域有着广泛的应用。

目前常用的信号模拟系统大多采用DDS (直接数字合成器)专用集成芯片来实现,这种方法能够很好地模拟正弦、方波等常用简单信号,但其所能模拟的信号参数相对固定、信号形式单一、缺乏足够的灵活性。

另一种是微机程控模拟器,此方案所有信号产生电路全由硬件实现,而计算机只完成简单的指令控制,这种方法实现起来开发周期长,设备利用效率不高。

使用FP GA 作为模拟器核心控制单元,可平衡系统的性能与成本。

美国佛罗里达国际大学在其设计的通用型多通道信号模拟器中,采用单个Xilinx V irtex II P ro FP GA 开发板最为系统核心控制器[1],用其中的DCM (Digital Clock M anag er )产生同步时钟,可模拟几H z 到百M H z 的信号输出。

Ro y T aniza 等人在设计雷达系统的信号模拟器时,使用了单块Xi-linx 高密度F PG A 实现了纯数字式D DS [2],波形的所有数据存储在ROM 中,该模拟器采用外部天线转轴编码器作为内部同步时钟的参考,可模拟40~70M HZ 的中频调制信号,适用于静态或运动的雷达信号源。

目前,用户所需的信号数据量和复杂度越来越大,同时也期望有多路同步信号来联合验证设备。

将嵌入式技术与现代微电子技术结合起来,采用A RM 与F P -G A 来设计信号模拟系统,将是实现高速性、可靠性和高集成度的重要手段。

1 系统总体设计方案111 系统总体结构根据模拟系统功能和成本的要求,这里采用AR M 9和Cy -clo ne II EP 2C8F PG A 为控制核心,用通用计算机作为上位机实现数据生成和状态监控,能够快速精确地模拟16路不同形式和频率的波形信号。

系统可在外部时钟下与外部设备同步工作,也可作为独立的任意信号源,用户通过按键操作实现不同工作模式的切换。

系统的总体结构如图1所示。

图1 系统整体结构图在模拟系统用于外部设备调试验证时,一方面要能够精确模拟多路信号,另一方面还要实时采集外设信息和检测系统工#1767#计算机测量与控制 第19卷作状态,同时还要保障各子设备的顺畅通讯,为了实现多任务的实时调度和管理,设计采用A RM 9作为核心处理器,同时在上位机设计了应用软件来显示和设定状态参数。

系统中AR M 9主要完成整个信号模拟系统的控制,实现信号参数的解算、生成控制参数和部分信号的产生,ARM 9可通过以太网口或U SB 与上位计算机的通信,当脱机运行时,LCD 对主要参数进行监测显示。

在高速数据传输方面,FP GA 具有独特的优势,其片上资源丰富,时钟频率高,内部时延小,所有逻辑控制均以全硬件状态工作。

这里采用A lt era 公司的低成本、低功耗、高密度的Cyclo ne II 系列芯片作为模拟输出核心控制器。

112 系统工作原理信号模拟系统在上电自检结束后,先由A RM 采集外部设备信号和8路模式开关信号,根据工作模式选择相应的同步时钟,并设置FP A G 的控制寄存器。

当上位机连接时,AR M 接收上位机传来的波形数据,否则根据当前模式选择SD 卡中的波形数据,同时在FP GA 读写控制逻辑的配合下,依次将波形数据存储在与各通道对应的SR AM 存储器中,波形数据下载结束后,FPG A 将数据由SRA M 读出并送至高速DA C 进行同步模拟输出。

2 以FPG A 控制核心的输出模块设计211 模拟输出模块功能结构模拟输出模块是实现波形数据存储和同步输出控制的重要部分,主要由F PG A 核心控制器、大容量St atic R AM 、高速DAC 模组、波形调理输出单元和其他外围电路组成,其功能结构如图2所示。

设计中采用了Cypress 公司的256k @16SR AM 作为数据存储器,它具有读写速度快、存储容量大等优点,可很好地配合高速FP GA 的操作。

数模转换器采用LI NER 公司LT C1668芯片,这是一种16位75M SPS 的差分电流输出DA 转换器,其输出可直接连接到高速运算放大器上,最后经信号调理后输出。

根据系统的设计要求,选择了A ltera 公司的Cy clo ne II EP2C8Q F PG A 作为信号模拟输出的核心控制器。

该器件内部有2个锁相环(P L L)和8个全局时钟网络,8256个逻辑单元(L E)个,36个M 4K RA M ,18个乘法器模块,可用I/O 数138个,EP2C8Q 具有低成本、高性能、低功耗和对IP -P BX 系统的可扩展性(足够多的I/O 接口)的优点,非常适合多IO 口的逻辑控制。

FP GA 作为输出核心控制器,主要用来接收A RM 下载的波形数据并存储在外部SRA M 中,在进行波形模拟输出时,实现数据读取和DA C 的转换控制。

F PG A 逻辑设计采用VH DL 和原理图混编的方式,先通过VH DL 实现各个模块功能,在由编辑器生成Symbol 模块,再用顶层原理图方式完成各个Symbol 模块的对接设计。

采用这种方法实现设计,其结构清晰、高效方便。

FPG A 内部功能结构如图2虚线框所示,主要由片选译码器、同步时钟单元、读写控制器、配置寄存器组等模块组成。

212 FPGA 控制模块工作流程FP GA 控制模块的操作时序如图3所示。

在控制寄存器中设置了S _R (SRA M _REA DY)、S _B (SRA M _BU SY)两图2 FPGA 控制模块功能结构个信号,主要用于FPG A 和A RM 的通信握手。

当S _R 为低电平时,F PG A 根据A RM 的读写信号产生对SRA M 的操作时钟,配合AR M 完成波形数据的下载;下载完成后,S _R 置高,F PG A 在IN T 有效沿信号的触发下,开始延时并进行波形的模拟输出。

当FPG A 对波形数据帧进行操作时,设置S _B 为高以禁止A RM 的操作,从而保证了信号的完整性和系统的安全性。

图3 FPGA 控制模块操作时序213 同步时钟模块为保证各通道信号输出的同步性,这里采用了Cyclo ne II 的全局时钟驱动网络。