基于FPGA的嵌入式系统
目 录
1 NiosⅡ CPU的体系结构 3
1.1 NiosⅡ处理器的结构 .............................................................................................................................3
1.2 NiosⅡ处理器的基本组成 .....................................................................................................................3
1.3 Debug模块 .............................................................................................................................................3
1.4 NiosⅡ开发环境简介 .............................................................................................................................3
2 IP核 4
2.1 SDRAM控制器......................................................................................................................................4
2.2FLASH .....................................................................................................................................................5
3 基于SOPC的温湿度监测系统设计 5
3.1 系统总体设计方案 ................................................................................................................................5
3.2 SOPC硬件系统设计 ..............................................................................................................................6
3.3 SOPC软件系统设计 ..............................................................................................................................9
3.3.1 NiosⅡ 软件系统设计 ................................................................................................................9
3.3.2 NiosⅡ IDE C/C++Build属性配置 ..........................................................................................13
3.3.3 软件系统的设计流程 ...............................................................................................................15
4 实验结果与分析 15
结 论 18
No 1 摘 要
SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。
关键词：
SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片
No 2 Abstract
SOPC is System-On-a-Programmable-Chip, that is a special embedded system: First, it is
the system on chip (SOC), which completes the main logic function of the whole system on a
single chip; second, it is a programmable system with a flexible design approach which is
reducible, scalable, and has the software and hardware in-system programmable functions.
SOPC is a kind of special SOC which is based on FPGA solutions and there are more features
compared with the SOC and ASIC solutions; three approaches are available to constitute a SOPC:
based on embedded hard IP-core FPGA, based on embedded soft IP-core FPGA and based on
Hardcopy technology. Each of them has its own characteristics. This article describes the
embedded SOPC system based on soft IP core of Altera's FPGA,which is used to design a
temperature and humidity monitoring system .Using the SOPC builder of the Quartus II software,
we integrate Nios II Processor, Avalon bus, UART, Sdram_controller, Flash Memory, Avalon
tristate bridge, and other IP cores to generate the SOPC that the system needs.The sensor
expansion board use Mega8 as the main chip for data acquisition, display and PC communication.
At the same time, the board has nixietube controlled by the SPI bus, which is used to display the
sensor measurements and the specific situation of communication with PC. A user can issue the
query command to query the status of the sensor through the115200 serial port of the external
communication. This design uses the Nios II IDE to write application,sending the appropriate
instructions and obtaining the temperature and humidity values displayed in the Console
window.
Keywords:
SOPC technology; the development board of FPGA; IP Core; Temperature and humidity
monitoring; NiosⅡprocessor; Mega8 chip
No 3 1 NiosⅡ CPU的体系结构
1.1 NiosⅡ处理器的结构
Nios嵌入式处理器系统包括一个或多个Nios CPU、Avalon交换总线和其他组件[7]。下列组件可以生成基于Nios处理器的嵌入式系统
Nios CPU ,Avalon总线 ,外围设备和存储器接口,片内调试模块
Nios处理器系统包含带指令和数据高速缓存的Nios CPU，片内调试模块、直接存储器存取（DMA）控制器、常用外围设备（PIO、UART、以太网口和存储器接口等）和并行多控制Avalon交换结构总线。
基于FPGA和DSP的自适应光学系统在线性能评估的嵌入式处理平台设计
第３９卷第６期
２０１２年６月 光电工程
Ｏｐｔｏ—Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ Ｖ＿０１－３９．ＮＯ．６
Ｊｕｎｅ．２０１２
文章编号：１００３—５０１Ｘ（２０１２）０６—００３４—０７
基于ＦＰＧＡ和ＤＳＰ的自适应光学系统
在线性能评估的嵌入式处理平台设计
母 杰 ，２ ，饶长辉 ，李 梅１，２，郑文佳 ，２
（１．中国科学院光电技术研究所，成都６１０２０９；
２．中国科学院自适应光学重点实验室，成都６１０２０９；
３．中国科学院研究生院，北京１０００４９）
摘要：为了实现自适应光学系统性能的在线实时评估，提出并设计了一种基于ＦＰＧＡ和ＤＳＰ的嵌入式处理平台。
该嵌入式处理平台以ＦＰＧＡ作为协处理器，实现前端的高速数据缓存，以ＤＳＰ作为主处理器，实现后端复杂的信 号处理；根据哈特曼波前传感器探测的残余斜率，在线实时计算自适应光学系统的点扩散函数、斯特列尔比、半
高全宽和调制传递函数。结果表明，系统点扩散函数计算误差为１０。 量级，斯特列尔比的计算误差为１０。量级，
半高全宽的计算误差为１０ 倍衍射极限，调制传递函数计算误差为１０。４量级。该嵌入式处理平台具有运算精度高，
结构简单，便于系统集成，通用性强等优点。
关键词：在线性能评估；点扩散函数；斯特列尔比；半高全宽；调制传递函数；自适应光学系统
中图分类号：ＴＨ７５ 文献标志码：Ａ ｄｏｉ：１０．３９６９￣．ｉｓｓｎ．１００３—５０１Ｘ．２０１２．０６．００６
Ｔｈｅ Ｅｍｂｅｄｄｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｐｌａｔｆｏｒｍ Ｄｅｓｉｇｎ Ｂａｓｅｄ ｏｎ ＦＰＧＡ ａｎｄ ＤＳＰ ｏｆ
ａｎ Ａｄａｐｔｉｖｅ Ｏｐｔｉｃｓ Ｓｙｓｔｅｍ Ｏｎ－ｌｉｎｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｅｖａｌｕａｔｉｏｎ
ＭＵ Ｊｉｅ ，＂，ＲＡＯ Ｃｈａｎｇ．ｈｕｉ ，一，ＬＩ Ｍｅｉ ，ＺＨＥＮＧ Ｗｅｎ－ｊｉａ ，
（１．Ｉｎｓｔｉｔｕｔｅ ｏｆＯｐｔｉｃｓ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｃｈｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆＳｃｉｅｎｃｅｓ，Ｃｈｅｎｇｄｕ ６ １ ０２０９，Ｃｈｉｎａ；
使用基于FPGA的硬件方法实现算法加速(Altera)
使用基于FPGA的硬件方法实现算法加速
当设计者试图从算法中获得最佳性能但软件方法已无计可施时，可以尝试通过硬件/软件重新划分来进行加速。FPGA易于实现软件模块和硬件模块的相互交换，且不必改变处理器或进行板级变动。本文阐述如何用FPGA来实现算法的硬件加速。
如果想从代码中获得最佳性能，方法包括优化算法、使用查找表而不是算法、将一切都转换为本地字长尺寸、使用注册变量、解开循环甚至可能采用汇编代码。如果所有这些都不奏效，可以转向更快的处理器、采用一个不同的处理器架构，或将代码一分为二通过两个处理器并行处理。不过，如果有一种方法可将那些对时间有严格要求的代码段转换为能够以5-100倍速度运行的函数调用，而且如果这一方法是一种可供软件开发之用的标准工具，这可信吗？现在，利用可编程逻辑作为硬件加速的基础可使这一切都变成现实。
图1：带定制指令的可配置处理器架构
低成本可编程逻辑在嵌入式系统中应用得越来越普遍，这为系统设计者提供了一个无需对处理器或架构进行大的改动即可获得更高性能的可选方案。可编程逻辑可将计算密集型功能转换为硬件加速功能。从软件的角度看，这只是简单地将一个函数调用做进一个定制的硬件模块中，但运行速度要比通过汇编语言优化的相同代码或将算法转换为查找表要快得多。
硬件加速
首先探讨一下什么是硬件加速，以及将算法作为定制指令来实现与采用硬件外围电路的区别。硬件加速是指利用硬件模块来替代软件算法以充分利用硬件所固有的快速特性。从软件的角度看，与硬件加速模块接口就跟调用一个函数一样。唯一的区别在于此函数驻留在硬件中，对调用函数是透明的。
取决于算法的不同，执行时间最高可加快100倍。硬件在执行各种操作时要快得多，如执行复杂的数学功能、将数据从一个地方转移到另一个地方，以及多次执行同样的操纵。本文后面将讨论一些通常用软件完成的操作，经过硬件加速后这些操作可获得极大的性能提高。
如果在系统设计中采用FPGA，那么在设计周期的任何时候都可以添加定制的硬件。设计者可以立刻编写软件代码，并可在最终定稿之前在硬件部分上运行。此外，还可以采取增量法来决定哪部分代码用硬件而不是软件来实现。FPGA供应商所提供的开发工具可实现硬件和软件之间的无缝切换。这些工具可以为总线逻辑和中断逻辑生成HDL代码，并可根据系统配置定制软件库及include文件。
基于FPGA与DSP的嵌入式GNSS接收机设计
第１１卷第２７期２０１１年９月 １６７１—１８１５（２０１１）２７－６６４３－０６ 科学技术与工程 Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｖｏ１．１１ Ｎｏ．２７ Ｓｅｐ．２０１１ ⑥２０１ １ Ｓｃｉ．Ｔｅｃｈ．Ｅｎｇｒｇ．
基于ＦＰＧＡ与ＤＳＰ的嵌入式
ＧＮＳＳ接收机设计
． 杨树伟 张冰 胡锐
（江苏科技大学电子信息学院 ，镇江２１２００３；北京耐威集思系统集成有限公司 ，北京１０００２９）
摘要随着ＧＮＳＳ接收机应用的不断深入，其对系统功耗、体积等性能的要求越来越高。大规模集成电路芯片如现场可编 程逻辑门阵列（ＦＰＧＡ）和高速数字信号处理器（ＤＳＰ）等在嵌入式ＧＮＳＳ接收机设计中得到广泛应用。卫星信号数字处理是接 收机的核心部件之一，提出了一种基于ＦＰＧＡ与ＤＳＰ模块化的嵌入式接收机的基带信号处理系统设计。利用ＦＰＧＡ完成基带 相关器的设计，并由ＤＳＰ实现卫星信号的信号处理和定位导航解算。通过静态测试试验，说明所设计的ＧＮＳＳ接收机具有体 积小、功耗低和实时性强等特点。 关键词全球导航卫星学位（Ｇｏｌｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｎ，ＧＮＳＳ）接收机 ＦＰＧＡ ＤＳＰ 测试试验 中图法分类号ＴＮ９６５．５ Ｕ６６６．１３４； 文献标志码Ａ
随着ＧＮＳＳ系统的发展以及卫星导航定位应用
的推广与普及，ＧＮＳＳ接收机用户的数量正在迅速
增加，诱人的经济前景激起了很多国家开发和应用
ＧＮＳＳ接收机的热潮，现在的市场上出现了各种类
型和功能的ＧＮＳＳ接收机 Ｊ。为了使之更加深
入、方便地应用到我们工作和生活的各个方面，
ＧＮＳＳ接收机势必向小型化、低功耗、高稳定性、高
实时性方向发展。低功耗、高集成度、高性能的
ＧＮＳＳ接收机将会成为市场主流接收机，所以，具有
精确、灵活、可靠性好、体积小等特点的ＤＳＰ和具有
低功耗、低成本、软件可编程等特点的ＦＰＧＡ是将来
FPGA设计与应用教学大纲
FPGA设计与应用教学大纲
本课程是计算机、软件工程等专业选修课程，培养学生基于FPGA的嵌入式系统的设计和工程实践能力。通过本课程的学习，使学生掌握基于硬件描述语言（Verilog HDL）的硬件设计方法，熟练掌握FPGA设计流程，熟悉集成开发环境下的FPGA设计、仿真与验证，具有基于FPGA的嵌入式系统协同设计的工程能力。
课程概述
本课程的学习目标是使学生更深入地理解和掌握FPGA程序分析与设计的基本方法，熟练运用Verilog HDL硬件描述语言，应用可综合设计和层次化设计方法，熟练运用ISE、ModelSim、Synplify、ChipScope等软件工具。课程立足于FPGA逻辑设计与可综合方法，为FPGA优化设计奠定基础，能够为未来软硬件协同设计提供底层优化方案。
通过本课程的学习，能够进一步掌握数字逻辑的设计与实现方法，实现全数字化的大规模并行化硬件程序设计和FPGA项目开发。
授课目标
本课程是为了使学生交接FPGA技术前沿，具有撰写技术调研报告和硬件开发工程文档能力，掌握常用FPGA软件开发测试工具和硬件验证平台的使用方法，熟练运用ISE、ModelSim、Synplify、ChipScope等硬件开发工具，同时能够掌握FPGA的结构原理和编程方法，具有分析、设计、编码、和维护FPGA功能模块的能力。
课程大纲
01
绪论
了解的FPGA基础知识：可编程逻辑器件的历史与发展，Xilinx FPGA技术特点和基本结构、FPGA硬件设计相关技术、开放资源。
课时
1.1 FPGA简介
1.2 Xilinx FPGA产品、应用领域
第一章单元作业
第一章单元测验
02
Verilog HDL语言 介绍Verilog HDL硬件描述语言的使用。使学生能掌握Verilog HDL的基本语言要素和建模方法，运用Verilog HDL设计基本硬件电路，掌握FPGA程序分析、设计、仿真的基本流程。
基于ARM+FPGA的嵌入式数控装置设计
Ｄｅｓ－目ｎ ａｎｄ Ｒ 设计与研究
基于ＡＲＭ＋ＦＰＧＡ的嵌入式数控装置设计
费继友周 茉
（大连交通大学机械工程学院，辽宁大连１１６０２８）
摘要：提出了一种基于ＡＲＭ和ＦＰＧＡ的嵌入式数控装置设计。重点介绍了ＡＲＭ与ＦＰＧＡ间接口设计， 基于ＦＰＧＡ的步进电动机控制器设计。该数控装置将ＡＲＭ运行速度快、计算精度高和ＦＰＧＡ内
部逻辑的在线可重构性等特点结合起来，降低了数控装置硬件成本，提高了资源利用率和实时性，增 强了数控装置的灵活性。
关键词：ＡＲＭ控制器ＦＰＧＡ 动态配置嵌入式数控装置 中图分类号：ＴＰ２７３ 文献标识码：Ａ
Ｄｅｓｉｇｎ ｏｆ Ｅｍｂｅｄｄｅｄ ＣＮＣ Ｄｅｖｉｃｅ Ｂａｓｅｄ ｏｎ ＡＲＭ＋ＦＰＧＡ
ＦＥＩ Ｊｉｙｏｕ，ＺＨＯＵ Ｍｏ （Ｓｃｈｏｏｌ ｏｆ Ｍｅｃｈａｎｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｄａｌｉａｎ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｄａｌｉａｎ １ １ ６０２８，ＣＨＮ）
Ａｂｓｔｒａｃｔ：Ａ ｋｉｎｄ ｏｆ ｅｍｂｅｄｄｅｄ ＣＮＣ ｄｅｖｉｃｅ ｂａｓｅｄ ｏｎ ＡＲＭ ａｎｄ ＦＰＧＡ ｗａｓ ｐｒｏｐｏｓｅｄ ｉｎ ｔｈｉｓ ａｒｔｉｃｌｅ．Ｔｈｅ ｃｏｒｅ ｏｆ ｔｈｅ ａｒｔｉｃｌｅ ｉＳ ｔｈｅ ｉｎｔｅｆｆａｃｅ ｄｅｓｉｇｎ ｂｅｔｗｅｅｎ ＡＲＭ ａｎｄ ＦＰＧＡ ａｎｄ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｓｔｅｐ—ｍｏｔｏｒ ｃｏｎｔｒｏｌｌｅｒ ｂａｓｅｄ ｏｎ
ＦＰＧＡ．Ｔｈｉｓ ＣＮＣ ｄｅｖｉｃｅ ｃｏｍｂｉｎｅｄ ＡＲＭ’Ｓ ｈｉｇｈ ｒｕｎｎｉｎｇ ｓｐｅｅｄ ａｎｄ ｐｒｅｃｉｓｉｏｎ ｗｉｔｈ ｔｈｅ ｉｎｔｅｒｎａｌ ｌｏｇｉｃ ｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｏｆ ＦＰＧＡ．ｒｅｄｕｃｅｄ ｈａｒｄｗａｒｅ ｃｏｓｔｓ ｏｆ ＣＮＣ ｄｅｖｉｃｅ．ｉｍｐｒｏｖｅｄ ｔｈｅ ｒｅｓｏｕｒｃｅ ｕｔｉｌｉｚａｔｉｏｎ ａｎｄ
将FPGA熔入嵌入式系统设计
■ 嵌入式软件Ｅｍｂｅｄｄｅｄ ｓｏ ａ ｅ
将Ｆ Ｐ Ｇ Ａ熔入嵌入式系统设计
电子行业正在发生根本性变 革。随着越来越多的功能从分立器 件转向可编程领域，不同设计流程 也在融合。物理平台设计、可编程 器件中的功能实现及设计中软件元 素的开发都不再是独立的流程。 现在有效的电子产品开发要求 板卡设计、可编程逻辑设计和软件 开发进行融合，需要把监控上述领 域的设计管理流程集成进来。为了 保持竞争力，公司需要的产品应当 能超越松散的集成管理，提供真正 统一的设计流以改进设计创新，充 分利用当前的器件技术，加速设计 流程，更快地把更加智能的产品推 向市场。 软件的革命
近年行业中最大的变化是低成 本微处理器的运用。微处理器最初 用于实现计算器，然后用于个人电 脑。由于具有动态重新配置特点， 它们取代了许多硬连接数字系统电 路，将真实的“嵌入人工智能 带 人先前“笨拙”的器件中。 微处理器成功的关键不在于器 件本身，而在于它让工程师们将重 要的设计难题从硬连接环境转换为 “软”领域的能力。板级硬件平台设 计继续使用熟悉的“硬连接、现用 器件”模式，但是平台中的产品特 性或智能的开发可以为“软件”。使
４４ 软件世界２００８．２ 用这种基于平台的方法，制造相同 物理硬件的风险大大降低了，因为 构建硬件后还可以修改其特性。 微处理器最初作为一种高效的 可升级工具，现在最终改写了电子 器件的规则。它不再满足于价格便 宜、性能可靠、工作效率高，现在 的电子器件需要“智能”。 将软设计提升一个水平
ＦＰＧＡ本身是一个胶合逻辑应 用，要超出这一应用需要更广阔的 视野，包括充分利用可编程器件，把 尽可能多的硬件引入到软领域之中。 这包括引入处理器功能本身，目前 ＦＰＧＡ内的软处理器越来越普通。 根本上说，引入基于ＦＰＧＡ实 现的软处理器结构灵活、板卡尺寸 更小、更简单。但深层次的应用会 带来更引入注目的优点。嵌入式开 发人员利用了ＦＰＧＡ的可编程特性 获得处理器顶层的抽象级别。不仅 能在软件中实现抽象级设计，而且 也在硬件中实现抽象级设计。 考虑这样一个系统：处理器通 过可配置的硬件（本质上是一个硬 件包）与其内存和外设连接。这就 抽象了处理器的接口。简单地对 ＦＰＧＡ重新编程就改变了硬件包， 系统设计师可以轻易改变处理器内 核，甚至在硬的或软的处理器间转 换，无需修改其他系统硬件。从系 口深圳市亿道电子技术公司刘远贵
具有抗干扰能力的嵌入式系统设计与实现
具有抗干扰能力的嵌入式系统设计与实现
近年来，嵌入式系统得到越来越广泛的应用，从智能家居到工业自动化、智能交通等各种领域都离不开嵌入式系统的支持。然而，在实际使用中，嵌入式系统常常会受到各种干扰，如电磁干扰、温度干扰、噪声干扰等，导致系统不稳定，功能异常。因此，如何设计和实现具有抗干扰能力的嵌入式系统，成为了嵌入式系统工程师面临的一个重要问题。
一、设计具有抗干扰能力的嵌入式系统的导则
1.硬件抗干扰设计。在硬件设计阶段，应采取一系列措施，以减小噪声干扰和电磁干扰对系统的影响。
首先，在电路设计时应遵循短接、走线平行等原则，尽量避免布线交叉引起的耦合干扰。同时，应选用合适的传输线和阻抗匹配技术，减少信号传输中的反射、串扰等现象。
其次，应选用合适的电源方案，如DC/DC转换器或电源滤波器，以减小电源噪声对系统的干扰。
最后，在PCB设计时，应采用多层板设计，以减少地面和电源面之间的干扰，同时合理布置各种元器件，减少干扰引入。
2.软件抗干扰设计。在软件设计阶段，应采取一系列措施，以提高系统的稳定性和抗干扰能力。
首先，应采用可靠的操作系统和程序框架，如RTOS、ARM嵌入式开发框架等，以提高系统的稳定性和可靠性。
其次，在软件设计时应注重程序的健壮性和可靠性，避免死循环、空指针等错误出现。 最后，应采用独立的中断处理程序和中断优先级机制，保障系统对各种异常情况的响应能力，并在程序中设置软件看门狗机制，确保系统能够及时恢复。
二、案例分析：一种基于FPGA的抗干扰嵌入式系统设计和实现
为了更好地解决嵌入式系统抗干扰问题，我们设计并实现了一种基于FPGA的抗干扰嵌入式系统。该系统采用FPGA作为主控芯片，并通过专用电路和程序架构提高了系统的稳定性和抗干扰能力。
具体来说，在硬件设计方面，我们采用了多项措施，如电路浪涌保护、电磁屏蔽、信号滤波等，以减小噪声干扰和电磁干扰对系统的影响。在软件设计方面，我们则采用了可靠性高、稳定性强的FreeRTOS操作系统和ARM嵌入式开发框架，并通过中断处理程序和中断优先级机制保障系统对异常情况的响应能力。
集成标准CPU内核,FPGA为嵌入式设计带来更高灵活性
新技术聚焦ｌ Ｎ Ｅｗ ＴＥｃＨ Ｎ。Ｌ。ＧＹ
集成标准Ｃ Ｐ Ｕ内核，Ｆ Ｐ ＧＡ为嵌入式 设计带来更高灵活性
在嵌入式系统设计中如果希望用到可编程逻辑器件，则需要在处理器之外再加一片ＦＰＧＡ，不过随着 集成标准ＣＰＵ内核的ＦＰＧＡ器件的推出，未来一个芯片即可实现处理和可编程逻辑功能。 ■李明骏 在嵌入式系统设计巾，开发人 员通常采用通用ＭＣＵ或者针对特定 应用的ＡＳＩＣ／ＳｏＣ作为系统处理器， 但随着用户在功能需求方面的不断 变化，系统对处理器经常会产生不 同的要求；另一方面，制造商也希 望拥有设计灵活性以开发 差异化 产品。于是我们在嵌入式系统开发 中越来越多地看到可编程逻辑器件 （ＦＰＧＡ）的身影，有调查显示，目前 有４０％的嵌入式设计会用到ＦＰＧＡ。 针对这一需求，今年以来ＦＰＧＡ供应 商加大在处理器方面的新产品开发 力度，推 各种ＦＰＧＡ＋ＣＰＵ集成解 决方案，为开发人员提供多种平台 选择，同时也希望通过蚕食ＡＳＩＣ的 地盘扩大自己的领地。 今年四月，赛灵思发布＿ｒ基于 ＡＲＭ Ｃｏｒｔｅｘ．Ａ９ ＭＰＣｏｒｅ处理器的 平台细节，该平台将处理器 集成 了２８ｎｍ低功耗和高性能的可编程逻 辑结合在一起，这种全新架构首先 是一款基于处理器的系统，复位后 即可启动操作系统、访问可编程逻 辑，并能帮助系统架构师和嵌入式 软件开发人员同时采用串行ｆ使用 ＡＲＭ处理器）和并行（使用可编程逻 辑）处理功能，以满足应用对较高 性能的需求，同时还能充分受益于 更高集成度所带来的低成本、低功 １６ Ｊ集成电路应用 耗和小型化等优点。陔公司全球市 场营销与、 务开发高级副总裁Ｖｉｎ Ｒａｔｆｏｒｄ认为，当前嵌入式软件开发 人员肩负的任务是在严苛的成本、 时『自Ｊ和功耗预算控制下，构建需要 强大系统性能水平的复杂应用，而 通过在人们熟悉的ＡＲＭ处理器开发 框架内构建一个架构，可以为目前 受 于性能瓶颈的众多设计冈队带 来全新的创新动力。
基于FPGA与88E1111的千兆以太网设计
基于FPGA与88E1111的千兆以太网设计
基于FPGA与88E1111的千兆以太网设计
转自XILINX电子创新网
随着通信技术的发展，千兆以太网因在传输中具备高带宽和高速率的特点，成为高速传输设备的首选。基于Xilinx FPGA的嵌入式系统设计整合了一系列的知识产权(IP)核使其功能强大，从而使得利用FPGA进行嵌入式串行千兆以太网开发成为可能。
本设计使用Xilinx公司65nm工艺级别的Virtex5FXT系列芯片，满足嵌入式系统设计所应具备的高性能、高密度、低功耗和低成本的要求。V5Hard TEMAC模块提供了专用的以太网功能，并通过FPGA内部高速串行收发器GTX和Marvell公司的88E1111物理层接口芯片相连，完成串行千兆以太网的接口功能。物理层接口芯片支持MII、GMII、RGMII 和SGMII四种以太网接口模式。相对GMII接口而言，SGMII接口的I/O端口数目少，便于PCB布线，并且数据信号以差分对的形式出现，有利于保证信号完整性[1]。
本文将FPGA内嵌PowerPC硬核处理器、Xilinx精简嵌入式操作系统Xilkernel，以及相应的外设IP Core相结合，完成嵌入式串行千兆以太网的设计。
1总体设计
系统硬件平台中选用Xilinx公司的Virtex5FX70t作为主控芯片，它集成了PowerPC440处理器模块和高速RocketIO GTX收发器。
外部存储器采用Micron公司的128M×16位DDR SDRAM芯片MT47H128M16HG 31T，为程序运行提供空间。
在网络芯片方面有两种方案可供选择，即单物理层芯片方案和物理层加MAC层集成于同一芯片方案[2]。PHY加MAC于一体的方案易于编程，但不利于控制，基于这方面的考
虑，采用Marvell公司的88E1111单物理层接口芯片作为解决方案，该芯片支持10BASET、100BASETX和1000BASET以太网协议。本系统硬件由Virtex5FX70t芯片、88E1111PHY 芯片、DDRII芯片、8个拨码开关(8DIPS)、8个LED灯和RJ45接口构成，其连接框图如图1所示。
基于FPGA的可编程片上系统SOPC
第２７卷第５期 ２００６年１０月 肇庆学院学报 ＪＯＵＲＮＡＬ ＯＦ ＺＨＡＯＱＩＮＧ ＵＮＩＶＥＲＳＩＴＹ Ｖｏ１．２７．Ｎｏ．５ ｏｃｔ．２ＯＯ６
基于ＦＰＧＡ的可编程片上系统ＳＯＰＣ
梁迎春 ，曹祥建 ，吴海涛
（１．肇庆学院电子信息工程系．广东肇庆 ５２６０６１；２．中国建设银行信息技术管理部厦门开发中心，福建厦门 ３６１００１）
摘 要：介绍了可煽程片上系统ＳＯＰＣ导致嵌入式系统设计变革的原因及优势，分析了基于ＦＰＧＡ的 可煽程片上系统的设计方法。提出了嵌入ＩＰ核的ＳＯＰＣ系统的解决方案． 关键词：ＳＯＰＣ；ＦＰＧＡ；ＩＰ核 中图分类号：ＴＰ３９ 文献标志码：Ａ 文章编号：１００９—８４４５（２００６）０５—００１８—０５
片上系统（ＳＯＣ）解决方案是微处理器发明以来最重要的发展之一．ＳＯＣ器件现已广泛应用于 消费类产品（如数字蜂窝手机和数字电视机顶盒）及高端通信ＬＡＮ／ＷＡＮ设备．以前为设计此类嵌
入式系统，设计人员需要选择３类不同的硬件器件——处理器、逻辑器件和存储器；而今，结合所 有这些器件可以创造出单个ＳＯＣ解决方案，从而提高了速度，缩小了尺寸，更重要的是降低了系
统的总体成本．
嵌入式系统ＳＯＣ可以基于ＦＰＧＡ／ＣＰＬＤ或专用集成电路（ＡＳＩＣ）．开发新的基于ＡＳＩＣ的ＳＯＣ
器件需要许多关键因素，包括先进的开发工具、领先的制造技术和半导体ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ） 核．考虑到技术发展，基于ＡＳＩＣ的ＳＯＣ行业仍面临许多挑战，因此阻碍了其发展．采用ＦＰＧＡ可使
ＳＯＣ设计具有显著的灵活性，但由于处理器内核通常是硬核，所以其伸缩性极小．目前，ＡＲＭ和ＡＲＣ
Ｃｏｒｅｓ等公司推出的各种可配置处理器内核正在改变着ＳＯＣ的设计．Ａｌｔｅｒａ和Ｘｉｌｉｎｘ公司将自己生 产的可配置ＦＰＧＡ与可配置处理器内核结合在一起，推出了ＳＯＰＣ（可编程片上系统）解决方案．
１ 可编程片上系统ＳＯＰＣ导致嵌入式系统设计的变革