第8章常用的接口技术-4

合集下载

第八章 单片机扩展与接口技术

第八章 单片机扩展与接口技术

最大地址:0 1 1 1 P0.7 P0.6 P0.5 P0.4 AB7 AB6 AB5 AB4 最小地址:0 0 0 0 . . . .
最大地址:1 1 1 1
1 P0.3 AB3 0 .
1
1 P0.2 AB2 0 .
1
1 1 P0.1 P0.0 AB1 AB0 0 0 . .
1 1
所以地址范围为:0110000000000000~0111111111111111
8 位 A/D 转 换 器 地址 锁存 与译码 VrefVref+
START:转换启动信号。START上跳沿时,所有内部 寄存器清0;START下跳沿时,开始进行A/D转换;
在A/D转换期间,START应保持低电平。
ADC0809的引脚
(1) ADC0801~ADC0805型 8 位MOS型A/D转换 器;
(2) ADC0808/0809 型 8 位MOS型A/D转换器; (3) ADC0816/0817 型 8 位MOS型A/D转换器;
2. 典型A/D转换器芯片ADC0809 简介 (P281-287) ADC0809 是采用CMOS 工艺制造的双列直插式 单片8 位A/D 转换器。分辨率8 位,带8 个模拟量 输入通道,有通道地址译码锁存器,输出带三态数 据锁存器。 启动信号为脉冲启动方式,最大可调节误差为 ±1LSB,ADC0809 内部没有时钟电路,故CLK 时 钟需由外部输入,fclk 允许范围为500kHz~1MHz, 典型值为640kHz。每通道的转换需时间大约 100~150μ s。 工作温度范围为-40℃~+85℃。功耗为15mW, 输入电压范围为0~5V,单一+5V 电源供电。它可 以直接与89C52、89C51、8051 等CPU 相连,也可 以独立使用。

IBM—PC(80x86)汇编语言与接口技术-第8章 输入输出程序设计

IBM—PC(80x86)汇编语言与接口技术-第8章 输入输出程序设计

8259A
76 5 4
中断屏蔽寄存器21H
打 印 机
3210
IN AL, 21H AND AL,0FDH
键定 时
盘器
OUT 21H,AL
76 5 4
中断命令寄存器20H
EOI
3 2 1 0 MOV AL, 20H OUT 20H, AL
11
中断向量表
00000 类型0的(IP) 类型0的(CS)
00004 类型1的(IP) 类型1的(CS)
speaker_on endp
speaker_off proc push ax in al, 61h and al, 0fch out 61h, al pop ax ret
speaker_off endp
end
8
3. 中断传送方式
中断源:引起中断的事件
外中断(硬中断):
外设的 I/O 请求 —— 可屏蔽中断 电源掉电 / 奇偶错 —— 非屏蔽中断
15
例:用 DOS 功能调用存取中断向量
MOV AL, N
MOV AH, 35H
INT 21H
PUSH BX
; 保存原中断向量
PUSH DS
MOV AX, SEG INTHAND
MOV DS, AX
MOV DX, OFFSET INTHAND
MOV AL, N
MOV AH, 25H
08 系统定时器 09 键盘 0A 彩色/图形接口 0B 保留 0C 串行通讯口 0D 保留 0E 软盘 0F 打印机
10
中断的条件:
设置CPU中断允许位:
FLAGS 中的 IF 位 = 1 允许中断 ( STI ) = 0 禁止中断 ( CLI )

第八章 串行总线及接口

第八章 串行总线及接口

第6 页
USB基本概念(3)
微 机 原 理 汇 编 接 口 技 术
今后USB将取代当前PC上的串口和并口。当我们提到 USB时,与其将它想象成一个串口,还不如将它想象 成一个连接有不同设备的网络,就像我们所熟悉的以 太网一样。给出了一个典型的USB设备网络配置的示 意图。
第7 页
典型的USB配置图
USB总线的主要性能特点(3)
适用于带宽范围在几千位/秒(Kb/s)—几百兆位/秒(Mb/s) 的设备。USB总线既可连接键盘、鼠标、摄像头、游戏 设备、虚拟现实外设这样的低速设备,也可连接电话、 声频、麦克风、压缩视频这样的全速设备,还可连接 视频、存储器、图像这样的高速设备。此外,USB总线 还允许复合设备(即具有多种功能的外设)连接到PC 机。
第 12 页
USB总线的主要性能特点(4)
微 机 原 理 汇 编 接 口 技 术
低成本的电缆和连接器。USB通过一根四芯的电缆传送信号和电源, 电缆长度可变,可长达5m。USB统一的4针插头将取代机箱后部众 多的串行口、并行口、键盘接口等插头。 USB具有错误检测和处理机制,可识别设备的错误。 较低的协议开销带来了高的总线性能,且适合于低成本外设的开发。 支持主机与设备之间的多数据流和多消息流传输,且支持同步和异 步传输类型。
Slave 8259A É à Ì ¿ ±³ Ð Ï Ö ¶ × Æ ô ¿ Ö Æ
¦ Ã Ì ò Ó Ó ³ Ð ò ß » Õ Ø ôµ ³ ² ×Ï Í
õ ¨ É ¿ ® Ù ´ ¿ ¨æ ¼ Ç © £ » Í Ò £ ® Ù ´ ¿ 2 ¨ôÆ â ôô© £ µ Ö ½ µ Æ £ ÷ Ì ¼ Å ¨ó ê © £ Ê ±£ IRQ0 IRQ1 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7

第8章 IO接口与DMA技术

第8章 IO接口与DMA技术




这种编址方式的缺点是: 第一,单独I/O指令的功能有限,只能对端口数据进行 输入/输出操作,不能直接进行移位、比较等其他操作; 第二,由于采用了专用的I/O操作时序及I/O控制信号 线,因而增加了微处理器本身控制逻辑的复杂性。 微处理器Z80系列、Intel 80x86系列采用了这种编址方 式。


内存 8086 和总线 控制逻辑
(6) 内存把数据送数据总线
HOLD HLDA 地 址 总 线 数 据 总 线
接口
I/O 设备
(7) 接口锁存数据
(5) DMA请求得到确认 (2) 发总线请求 控 制 总 线 (3) 总线允许
(1) 接口准备就绪,发 DMA请求
DMA 控制器
(4) DMA控制器把地址送地址总线 (8) 撤销总线请求 (9) 8086收回总线控制权
8.1.2 I/O接口的基本结构

I/O接口的基本结构如图8.1所示。
I/O接口 数据总线 数据输入寄存器
数据输出寄存器
地址总线 外 状态寄存器 控制寄存器 中断控制逻辑 围 设 备
cpu
控制总线
图8.1 I/O 接口的基本结构
8.1.3 I/O端口的编址方式


输入输出接口包含一组称为I/O端口的寄存器。为了让 CPU能够访问这些I/O端口,每个I/O端口都需有自己 的端口地址(或端口号)。 在一个微型计算机系统中,如何编排这些I/O接口的端 口地址,称为I/O端口的编址方式。

(4) 能向存储器和I/O接口发出相应的读/写控制信号; (5) 能控制数据传送的字节数,控制DMA传送是否结束; (6) 在DMA传送结束后,能释放总线给CPU,恢复CPU对 总线的控制。

大学理科课件 第8章 IO接口与DMA技术

大学理科课件  第8章 IO接口与DMA技术

8.1.2 I/O接口的基本结构

I/O接口的基本结构如图8.1所示。
I/O接口 数据总线 数据输入寄存器
数据输出寄存器
地址总线 外 状态寄存器 控制寄存器 中断控制逻辑 围 设 备
cpu
控制总线
图8.1 I/O 接口的基本结构
8.1.3 I/O端口的编址方式


输入输出接口包含一组称为I/O端口的寄存器。为了让 CPU能够访问这些I/O端口,每个I/O端口都需有自己 的端口地址(或端口号)。 在一个微型计算机系统中,如何编排这些I/O接口的端 口地址,称为I/O端口的编址方式。

I/O端口和存储器单独编址的地址空间分布如图8.3所 示。
存储单元
存储器 地址空间
I/O 端口
I/O 地址空间
图8.3 I/O 端口和存储器单独编址



这种编址方式的优点是: 第一,I/O端口不占用存储器地址,故不会减少用户的 存储器地址空间; 第二,单独I/O指令的地址码较短,地址译码方便, I/O指令短,执行速度快; 第三,采用单独的I/O指令,使程序中I/O操作和其他 操作层次清晰,便于理解。


内存
CPU 和总线 控制逻辑
(6) 内存把数据送数据总线
HOLD HLDA 数 据 总 线
接口
I/O 设备
(7) 接口锁存数据
地 址 总 线
(5) DMA响应 (2) 发总线请求 控 制 总 线 (3) 总线允许
(1) 接口准备就绪,发 DMA请求
DMA 控制器
(4) DMA控制器把地址送地址总线 (8)DMA 控制器撤销总线请求 (9) CPU收回总线控制权
控制寄存器 状态寄存器 地址寄存器 字节计数寄存器

第8章 单片机的人机接口技术

第8章 单片机的人机接口技术

第4章 单片机汇编语言程序设计
8.3.1 8279的结构与原理
3. 扫描计数器 扫描计数器为键盘和显示器共用,可提供二者所需的扫描 信号。 它有两种工作方式,按编码方式工作时,计数器以二进制 方式计数,4位计数状态从扫描线SL3~SL0输出,为键盘 和显示器提供出16位扫描线;按译码方式工作时,扫描计 数器的低二位译码后从SL3~SL0输出,提供4选1的扫描译 码。 4. 回复缓冲器与键盘去抖动控制电路 在逐行列扫描时,回复线用来搜寻每一行列中闭合的键, 当某一键闭合时,去抖电路被置位,延时等待10ms后, 再检查该键是否仍处在闭合状态。 5.FIFO/传感器RAM和显示器RAM 8279具有多个先进先出的键输入缓冲器,并提供16个字 节的显示数据缓冲器。CPU将段数据写入显示缓冲器, 8279自动对显示器扫描,将其内部显示缓冲器中的数据在 显示器上显示出来。
第4章 单片机汇编语言程序设计
8.2 键盘及其接口
8.2.1 键盘的结构与原理
1.键盘的结构 独立式按键:直接用I/O口线构成的单个按键电路,其特 点是每个按键单独占用一根I/O口线,每个按键的工作不 会影响其它I/O口线的状态。 独立式按键电路、软件简单,但每个按键占用一根I/O口 线,因此,在按键较多时,I/O口线浪费较大。
第4章 单片机汇编语言程序设计
8.2.2 键盘接口电路
LK3: MOV DPTR,#0101H MOV A,R2 MOVX @DPTR,A INC DPTR INC DPTR MOVX A,@DPTR ANL A,#0FH MOV R4,A CJNZ A,#0FH,LK4 MOV A,R2 JNB ACC.7,LK8 RL A MOV R2,A INC R3 ; 指向 8155 口A ; 行扫描值送A ; 扫描 1 行 ; 指向 8155 口C ; ; 保留低 4 ; ; 列值非全“1” ; 行扫描值送A ; ; ; 行值存入R2 ; 行号加 1

单片机原理及其接口技术--第8章 MCS-51单片机系统接口技术

单片机原理及其接口技术--第8章 MCS-51单片机系统接口技术

第二步是再识别是哪一个键按下。
键盘中哪一个键按下是由列线逐列置低电平后,检查行输 入状态,称为逐列扫描。其方法是:从列口第0位开始,依次输出
“0”,置对应的列线为低电平,然后读入行线状态,如果全为"1", 则所按下之键不在此列;如果不全为"1",则所按下的键必在此列, 而且是与0电平行线相交的交点上的那个键。
除抖动、排除多次执行键功能操作等功
能,可参考查询工作方式键盘程序。
主目录 上一页 下一页 结 束
单片机原理及其接口技术
8.1.4 键盘接口应用实例 例8.1 独立式键盘接口应用实例:电路原 理图如图所示,要求编程实现当按下任一键时,
数码管显示对应的键值。
主目录
上一页
下一页


单片机原理及其接口技术
的办法计算。
主目录
上一页
下一页


单片机原理及其接口技术 2) 定时扫描工作方式
开 始
定时扫描方式程序框图
键盘上有键闭合否
Y N KM=1 0 → KM 0 → KP Y N
Y 1 → KM
KP=1 N 查询键码 1 → KP
做两次查询,都有 键后进行键码计算。 主目录 上一页
返 回
下一页


3) 中断工作方式 单片机原理及其接口技术
1.独立式按键 2.行列式键盘
主目录
上一页
下一页


1. 独立式按键 单片机原理及其接口技术
(1).独立式按键接口结 构 一般用排阻进行上拉。
独立式按键的接口电路示意图 主目录 下一页 (b) 查询方式 结 束 (a) 中断方式 上一页
2.独立式按键的软件结构 单片机原理及其接口技术 下面是查询方式的键盘程序。 K0~K7为功能程序入口地址标号 PROM0~PROM7分别为每个按键的功能程序

第8章宽带网络通信

第8章宽带网络通信

接入网概述
1. 接入网在电信网中的位置
❖ 目前流行的电信网划分形式如图8-1所示。 (1)电信管理网(TMN) ❖ TMN是一个综合、智能、标准化的电信管理系统,其提供
一个有组织的网络结构,以取得各种类型的操作系统之间、 操作系统与电信设备之间互联。 (2)核心网 ❖ 核心网包含了交换网和传输网的功能。
返回
8.2.1 接入网概述
❖ 接入网指端局本地交换机(或远端交换模块)至用户之间的 部分,由传统的用户环路(从电话端局交换机到用户终端设 备之间)发展而来,已经从功能和概念上替代了传统的结构, 成为通信网中的重要组成部分。
❖ 接入网分为有线接入网和无线接入网。接入网的投资比重约 占整个电信网的50%。
光纤接入
(3)光网络单元(ONU) ❖ ONU位于ODN和用户设备之间,为光纤接入网提供直接
的或远端的用户侧的电接口。其功能也分为三部分: ① 核心部分:提供用户和业务复用、传输复用、ODN接口
等功能; ② 业务部分:为用户端口配置和信令转换; ③ 公共部分:包括供电和操作管理维护功能。
光纤接入
返回
8.1.1 宽带通信网的发展
1. 数据宽带网络的发展
❖ 数据业务将超越话音业务 ❖ 宽带网络建设进入新阶段 ❖ 业务种类的多样化和个性化 ❖ 新一代网络技术
宽带通信网的发展
2. 电信宽带网络的发展
❖ ISDN ❖ ATM ❖ ATM/IP平台 ❖ 宽带IP网络
宽带通信网的发展
3. 下一代网络
❖ 下一代网络(NGN)的基本思路为:具有统一的IP通信协议 和巨大的传输容量,能以最经济的成本灵活、可靠、持续地 支持一切已有和将有的业务和信号。其上层联网协议将是 TCP/IP,中间层是IP或ATM,基础物理层是波分复用 (WDM)光传送网。该构架可提供巨大的网络带宽,保证 可持续发展的网络结构、容量和性能以及廉价的成本,支持 当前和未来的任何业务和信号。 返回
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2
n-1
R
¡ °Ð é µ Ø ¡ ±
an-1
MSB
an-2
a1
nÎ º D/A× ª º Æ ÷
a0
LSB
计算机学院体系结构中心
7
D/A转换原理(2)
对于一个n位的二进制数an-1 an-2 … a1 a0 ,其值为: N= an-12n-1 + an-2 2n-2 + … + a1 21+a0 20 I1= an-1 Vref / R + an-2 Vref / 2R + … + a1 Vref / 2 n-2 R + a0 Vref / 2 n-1 R = Vref (an-12n-1 + an-2 2n-2 + … + a1 21+a0 20) / 2 n-1 R = Vref N/ 2 n-1 R 可以看出,输出电流与数字输入值成正比
计算机学院体系结构中心
17
单极性电压输出连接方式
Vout=-Iout1×Rfb
DI
VREF Rfb
Iout1 Iout2 AGND
_ +
A Vout
计算机学院体系结构中心
18
工作方式
双缓冲方式 单缓冲方式 直通方式
计算机学院体系结构中心
19
双缓冲方式(1)
DAC0832
D0-D7 CPU
1 计数器式A/D转换
Ä Ä £ â ä È Ê ë È ¼ ± Ï Æ ÷ D/A
º ± ù ½ Ò º Ö Á ±£ Ê ¬ Ê ä ³ ö Æ Ê » ý Í £ Ö ¸ Å ¹ Ð Å
ý × Ê Ö Ê ä ³ ö ±Ö Ê Ó ´ Î · º
计算机学院体系结构中心
Æ Ê » ý Æ ÷
Æ Ê » ý Í £ Ö ¸
计算机学院体系结构中心
11
D/A转换原理(6)
因为, I1 ≈ I2 = - Vout/RF 所以,Vout
= - RF N VRef / 2n R
目前国内外生产的D/A集成芯片的核心部分 大都是由该电阻网络加上MOS或TTL型电流开 关构成。
计算机学院体系结构中心
12
D/A转换器的主要参数(1)
分辨率 描述对模拟量的分辨能力。常用二进制数字量的位数 来表示。位数越多分辨率越高。 最小位当量(LSB) 在一定的量程上,一个二进制数的最低有效位所表示 的模拟量大小。例:一个8位的DAC,满量程为5V 最小位当量为5000mv / 28 -1≈ 19.6 mv 精度 指DAC实际输出电压与理想输出之间的误差。可以用 转换器最大输出电压或满刻度的百分比表示。一般情 况下,精度不大于最小数字量的1/2LSB
ª º ¼ × á Ê ø
30
A/D转换原理(5)
采用从最高位开始逐位试探的方法
从最高位开始: 将该位置“1”,若比较结果“低于”,则该位保留 若比较结果“高于”,则该位清0 直到最低位。
两种转换方式比较
对于n位的A/D转换器,只需用n次比较
而对于计数器式A/D转换器,最多要用2n次比较
计算机学院体系结构中心
计算机学院体系结构中心
36
时序图
START/ALE
ADDA/B/C
EOC OE D0~D7 200ns (最小) 2s+8T (最大)
DATA
100s
计算机学院体系结构中心
37
转换公式
Vin - VREF( -) 8 N= 2 VREF( +) - VREF( -)
基准电压VREF(+)=5V,VREF(-)=0V 输入模拟电压Vin=2V N =(2-0)÷(5-0)×256
ILE CS WR1 WR2 XFER
LE=1时,输出随输入变化 LE=0时,输出被锁存
计算机学院体系结构中心
16
外部引脚定义
外部引脚 DI0 ∼ DI7:数字量输入 Iout0,Iout1:模拟电流输出端。它们的和为一常量 CS:片选 ILE:允许输入锁存 WR1,WR2:写信号1,2 XFER:传送控制信号。使能WR2 Rfb:反馈电阻输出端 VRef:参考电压 AGND;模拟地 DGND:数字地
计算机学院体系结构中心
13
D/A转换器的主要参数(2)
线性误差 D/A转换器输出与理想输出直线之间的偏差。
建立时间 数字量输入到输出模拟量达到稳定所需的时间。 超高速:< 100ns 高 速:100 ns ~ 10us 中 速:10us ~ 100us 低 速:> 100us
计算机学院体系结构中心
21
计算机学院体系结构中心
单缓冲方式(1)
让DAC寄存器处于直通状态
DAC0832
D0-D7 IOW
"1" ë Ò ë Á ÷ Æ D0-7 WR1 ILE CS WR2 XFER
A0-A9 AEN CPU
计算机学院体系结构中心
22
单缓冲方式(2)
例:周期输出三角波。 mov dx, 300h lp0: mov al, 0 lp1: out dx, al inc al jnz lp1 加入一定 mov al, 0feh( 0feh) 的时延 lp2: out dx, al dec al 如何控制斜率 jnz lp2 jmp lp0
输入 寄 存 器 LE1 DAC 寄 存 器 D/A 转 换 器
DI0~DI7
Iout1
LE2 DAC0832
计算机学院体系结构中心
25
8.4.3 A/D转换器接口
计算机学院体系结构中心
26
4种常用的转换技术
计数器式 逐次逼近式 并行式 双斜率积分式
计算机学院体系结构中心
27
A/D转换原理(1)
MSB
I2
RF
Vout
an-2
a0
LSB nÎ º D/A× ª º Æ ÷
°Ð ¡ é µ Ø ¡ ±
计算机学院体系结构中心
10
D/A转换原理(5)
I = VRef / R I11 = I / 2 = VRef / 2R I12 = I / 22 = VRef / 22 R ... I1n = I / 2n = VRef / 2n R I1 = a n-1I 11 + a n-2I 12 + … + a 0I 1n = (a n-1 / 2 + a n-2 / 22 + … + a 0 / 2n) VRef / R = (an-12n-1 + an-2 2n-2 + … + a1 21+a0 20 ) VRef / 2nR = N VRef / 2nR
将计算机输出的数字信号转换为模拟量以驱动生
产现场的执行机构。称之为过程控制
计算机学院体系结构中心
3
数据采集与过程控制
输入通道
工 业 传 感 器 放大 滤波 多路转换 & 采样保持 A/D 转换 输入 接口 10101100 微 型 计 物理量 变换 信号 处理 信号 变换 I/O 接口 算 机 00101101
计算机学院体系结构中心
23
斜线的实际形态
255LSB 254LSB
2LSB 1LSB 0
2次数据输出的时间间隔
计算机学院体系结构中心
24
直通方式
ILE置为“1” CS、WR1、WR2、XFER均置为“0” 因无锁存功能,不能与数据总线直联(其原因是一送 数就立即进行D/A转换),使用时需外接锁存器。
=102.4≈102=66H
计算机学院体系结构中心
38

产 过 程 执行 机构 放大 驱动
输出通道
D/A 转换 输出 接口
模拟电路
A/D和D/A接口电路
4
计算机学院体系结构中心
8.4.1 D/A转换器基本概念
计算机学院体系结构中心
5
重温:运算放大器
理想运放:放大倍数∞,内阻∞,
输出电压VO与输入电压Vin的关系为:
Rf Vin
R
V-
VO
Rf VO = Vin R
CLOCK
1N0 IN1 IN2 IN3 IN4 IN5 IN6 IN7
START EOC 8位 三态 锁存 缓冲器
D0 D1 D2 D3 D4 D5 D6 D7
定时和控制
通道 选择 开关
逐次逼近 寄存器SAR
比较器
ADDA ADDB ADDC ALE
地址锁存 和译码
DAC
OE ADC0809 GND VREF(+)
DAC0832
D0-D7
"1" D0-7 ILE WR1 WR2 CS XFER
1
301H
DAC0832
D0-D7 IOW 303H
"1" D0-7 ILE WR1 WR2 CS XFER
2
302H
可对多个D/A通道进行同时 转换 mov al, 18h mov dx, 301h out dx, al;锁存到片1输入R mov al, 56h inc dx out dx, al;锁存到片2输入R inc dx out dx, al ;同时打入到DAC寄存器,并 ;开始转换。XFER=
"1" D0-7 ILE WR1 WR2 CS XFER
IOW A0-A9 AEN
Ò ë Á ë Æ ÷
PORT1 PORT2
mov al, 18h out port1, al ;锁存到输入寄存器 out port2, al ;锁存到DAC寄存器,并开始转换
相关文档
最新文档