基于cpld实现的dds技术在高频电刀上的应用

６．ｂ０１ ｌ １００：
ｏｕｔＰｕｌｓｅ４２９ＫＮＩＮ＜＝０：
６．ｂ１１１０００：
ｂｅｇｉｎ ｏｕｔＰｕｌｓｅ４２９Ｉ（ＩＮ＜＝０： Ｐｕｌｓｅ４２９ＫＣｏｕｎｔｅｒ＜＝１：
ｅｎｄ ｅｎｄｃａｓｅ ｅｎｄ
该程序产生的ＭＯＳＦＥＴ全桥电路未调制控制波形见图３。 其中．ＣＬＫ信号是由外部２４ＭＨｚ晶振产生的田Ｌ电平方 波信号。该程序处理之后得到４２９ｋＨｚ的控制ＭＯＳＦＥＴ全桥 电路未调制高频率波形信号。 ３．１．２产生２５ｋＨｚ脉宽可变化的方波 在这里通过定义一个ｒｅｇ［９：０】变量Ｐｕｌｓｅ２５ＫＣｏｕｎｔｅｒ，该 变量作为相位增量寄存器，从１开始每周期增加１，增加到 ９６０就重新从１开始增加计数。 ａｌｗａｙｓ＠００ｓｅｄｇｅ ＣＬＫ）
本系统的主要特点有： （１）采用数字ＤＤＳ技术产生波形信号，分辨率高、稳定性 好、频率范围大，系统频率不会随工作时间出现漂移。
作者简介：张庆荣，硕士生导师，主要从事智能仪器、高速数据采 集、计算机测检方面的研究；刘强，硕士，研究方向：智能仪器。
（２）功率
放大器件采用
大功率的
ＭＯＳＦＥＴ全桥
驱动电路．功
单片机给ＣＰＬＤ下达的命令，该接口由ＶｅＩｉｌｏｇＨＤＬ语言描述
为ｉｎｐｕ邸：０］型的变量。Ｐ０口作为８位数据总线，与ＣＰＬＤ自定 义的ＰｕｌｓｅＣｏｍｍａｎｄ输入接
口相连．用来传输单片机发
送给ＣＰＬＤ的数据，该接口
由ＶｅＩｉｌｏｇ ＨＤＬ语言描述为 图６单片机控制ＣＰＬＤ接口示意图
ｉｎｐｕｔｒ７：０】型的变量。见图６。
高频电刀是一种取代机械手术刀进行手术切割的电外科 器械。它通过有效电极尖端产生高频高压电流与肌体接触时 对组织进行加热，实现对肌体组织的分离和血液的凝固，从而 起到切割和凝血的作用。 ２硬件设计
基本的系统硬件结构见图ｌ。用单片机控制已经实现了ＤＤＳ 技术的ＣＰＬＤ芯片．产生控制功率驱动电路的波形信号。功率驱 动采用全桥方式，其中，驱动模块使用大功率ＭＯＳＦＥＴ芯片，通 过输出变压器和电容组成的匹配电路驱动刀头产生高频高压电。
在这里通过定义一个ｒｅｇ『５：０１变量Ｐｕｌｓｅ４２９ＫＣｏｕｎｔｅｒ，该
变量作为相位增量寄存器，从ｌ开始每周期增加１，增加到５６
就重新从１开始增加计数。
万方数据
医疗卫生装备·２００７年第２８卷第１期 １
Ｃｈｉｎｅｓｅ ＭｅｄＩ睫Ｉ Ｅｑｕｉｐｍｅｍ ＪＯｕｍａＩ·２∞７ ＶＯＩ．２８№１
‘
一研究论著
广¨
厂｜
这里定义了２个ｒｅｇ型
Ｌ一———一一， 变量ｏｕｔＰｕｌｓｅ４２９Ｋ和ｏｕｔ－
６６％
一
］『
…‘。．
Ｐｕｌｓｅ４２９ＫＮ，作为储存调制
图４脉宽调整中的２个波形对比
方波结果的寄存器。进行调 制过程的代码如下：
ｏｕｔＰｌｌｌｓｅ４２９Ｋ＜＝ｏｕｔＰｕｌｓｅ４２９Ｉ（ＩＮ＆ｏｕｔＰｕｌｓｅ２５ＫＮＩＮ：
２．ＢｅＵｉｎｇ Ｙａｋｅｋａｎｇｄａ Ｔｅｃｈｎｏｌｏｇｙ ＩｎＳｔｉｔｕｔｅ，ＢｅＵｉｎｇ １ ０００７３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｌｌｅｓｉｓ （ＤＤＳ）ｔｅｃｈｎｏｌｏｇｙ ｉｓ ｒｅａｌｉｚｅｄ ｏｎ ｃｏｍｐｌｅｘ ｐｍｇｒａｒｎｍａｂｌｅ ｌｏｇｉｃａｌ ｃｏｍｐｏｎｅｎｔ （ＣＰＬＤ）埘山ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ．ＳＣＭ ｃｏｎｔｒ０１ｓ ＣＰＬＤ ｂｙ ｔｌｌｅ ｉｎｐｕｔ，ｏｕｔｐｕｔ ｐｏｒｔ ｔｈｍｕｇｈ ｔ｝ｌｅ ｐｍｃｅｄｕｒｅ ｓｏ ａｓ ｔｏ ｐｒｏｄｕｃｅ ｔｈｅ ｐｒｏｆｉｌｅ ｓｉ明ａｌ ｆｏｒ ｐｏｗｅｒ ｍｏｄｕｌｅ．Ｔｈｅｎ ｔｌｌｅ ｈｉｇｈ ｐｒｅｓｓｕｒｅ ｓｈｉｅｌｄｉｎｇ ｓｙｓｔｅｍ ｃｏｎｔｍｌｓ ｍｅ ｐｏｗｅｒ ｍｏｄｕｌｅ ｓｏ ａｓ ｔｏ ｄｒｉｖｅ ｍｅ ｏｕｔｐｕｔ ｔｒａｎｓｆｏ珊ｅｒ ｆｏｒ ｔｌｌｅ ｈ远ｈ ｆｋｑｕｅｎｃｙ ｈｉｇｈ—ｐｒｅｓｓｕｒｅ ｏｕｔｐｕｔ ｏｆ ｈｉｇｈ ｆ而ｑｕｅｎｃｙ ｅｌｅｃｔｒｉｃｉｔｙ ｋｎ讧ｅ．Ｔｈｉｓ ｓｙｓｔｅｍ ｈａｓ ｓｕｃｈ ｃｈａｍｃｔｅｒｉｓｔｉｃｓ ａｓ ｇｏｏｄ ｆｂｑｕｅｎｃｙ ｓｔａｂｉｌｉｔｙ，ｒｅｖｉｓｉｏｎ ｃｏｎｖｅｎｉｅｎｃｅ ａｎｄ ｓｏ ｏｎ．Ｔｈｅ ＣＰＬＤ ｈａｒｄ ｗｉＩ℃ｌｏｇｉｃ ｉｓ ｄｅｓｃｒｉｂｅｄ ｔｈｍｕｇｈ Ｖｅｒｉｌｏｇ ＨＤＬ，ａｎｄ ｔｈｅ ｍｏｎ０１ｉｔｈｉｃ ｉｎｔｅｇｍｔｅｄ ｃｉｒｃｕｉｔ ｆｉ瑚ｗａｒｅ ｉｓ ｃｏｍｐｉｌｅｄ ｔｌｌｒｏｕｇｈ Ｋｅｉｌ Ｃ５１．ｎｉｓ砒ｉｃｌｅ ｃａｒｒｉｅｓ ｏｎ ｔｌｌｅ ｄｅｔａｉｌｅｄ ｅｌａｂｏｒａｔｉｏｎ ｆｏｒ ｓｏｆｈａｒｅ ａｎｄ ｈａｒｄｗａｒｅ ｄｅｓｉｇｎ山工ｏｕｇｈ山ｅ ｃｏｄｅ ｅｘａｍｐｌｅ ａＩｌｄ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ｓｃｈｅｍａｔｉｃ ｄｒａｗｉｎｇ． Ｋｅｙ ｗｏｒｄｓ ＤＤＳ；ＣＰＬＤ；ＳＣＭ；ｅｌｅｃｔＩＤｔｏｍｅ
ｅｎｄ
其中，ＰｕｌｓｅＣｏｍｍａｎｄ是ｉｎｐｕｔ型变量，它作为ＣＰＩＤ的输
入端口，接收单片机发出的数据，来调整２５ｋＨｚ方波的脉宽。
占空比由ｌ／９６０到７６６，９６０可调，调整步长为周期的３，９６０。由
此实现了２５ｋＨｚ方波脉宽的调整。见图４。
３．１．３产生２５ｋＨｚ调制４２９ｋＨｚ后的方波
一一一～【…～．一Ｊ １６％ ｒ］ ；ｆ
过程中，充分利用该系统的特点，进行灵活的配置、实验、比 较，然后选择效果最佳的输出频率、调制波占空比等参数，作 为最终产品的性能参数。应用该系统，提高了研发的效率及产 品稳定性．大大增强了产品的市场竞争力。
参考文献
［１］夏宇闻．从算法设计到硬线逻辑的实现［Ｍ】．北京：高等教育出版 社．２００１：１９—４２．
［２】王兆安，黄俊．电力电子技术叫叫Ｂ京：机械工业出版社，２００２：１３５＿１３７． ［３】马忠梅，籍顺心，张凯，等．单片机的Ｃ语言应用程序设计［Ｍ】．北
京：北京航空航天大学出版社，１９９９：１０一２３． （２００６—８一１２收稿２００６—１２—１５修回）
万方数据 ９－医疗Ｃｈｉ卫 ｎｅｓｅ生Ｍｅ装ｄ酬备Ｅｑｕ·ｉｐｍ２ｅ０ｎｔ０７ＪＯ年ｕｍａ第 卜２０２０８７ 卷 ＶｏＩ．第２８ Ｎ１ｎ期 ｌ
堕
” Ｌ＿．。一ｉＬｌ．＋
虱＃
３．１ ＤＤＳ原理及软件实现
ＤＤＳ技术是一种用数字控制 图２ ＭＯＳＦＥＴ全桥驱动
信号的相位增量技术．具有频率
电路原理简图
分辨率高、稳定性好、可灵活产生多种信号的优点。此处是通
过改变相位增量寄存器的值△ｐｈａｓｅ（每个时钟周期的度数）
来改变输出频率的。
３．１．１ 产生４２９ｋＨｚ的方波
研究论著一
基于ＣＰＬＤ实现的ＤＤＳ技术在高频电刀上的应用
张庆荣１刘 强，庞亚宏２ （１．北京航空航天大学仪器与光电工程学院北京市 １０００８３；２．北京市亚可康达技术研究所北京市 １０００７３）
摘要在复杂可编程逻辑器件（ＣＰＬＤ）上，用硬件语言实现了直接数字频率合成（ＤＤＳ）技术。单片机通过程序由输入输出
Ａｐｐ¨ｃａｔｉｏｎ ｏｆ ＤＤＳ ｔｅｃｈｎ０１０９ｙ ｔＯ ｅＩｅｃｔｒｏｔｏｍｅ ｂａｓｅｄ ｏｎ ＣＰＬＤ
ＺＨＡＮＧ Ｑｉｎｇ—ｒｏｎ９１，Ｌ｜Ｕ Ｑｉａｎ９１，ＰＡＮＧ Ｙａ—ｈｏｎ９２ （１．Ｓｃｈｏｏｌ ｏｆ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｓｃｉｅｎｃｅ＆Ｏｐｔｏ—ｅＩｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅ ｒＩｎｇ ０ｆ Ｂｅｉｈａｎｇ ＵｎｉＶｅｒｓｉｔｙ，ＢｅＵｉｎｇ １０００８３，Ｃｈｉｎａ：
率可达３００Ｗ 以上。
图１基本的系统硬件结构框图
（３）ＤＤＳ技术通过ＣＰＬＤ芯片编程实现，用单片机控制
ＣＰＬＤ芯片，输出波形参数以及其它数字逻辑可以灵活改变。
ＭＯＳＦＥＴ全桥电路原理见图２。 ３软件设计
高
一
ＣＰＬＤ芯片实现ＤＤＳ技术的 软件利用Ｖｅｒｉｌｏｇ ＨＤＬ语言进行 编写，单片机控制ＣＰＬＤ芯片的 固件应用Ｃ语言进行编写。
ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅ ＣＬＫ）
ｂｅｇｉｎ／／４２９Ｋ ｌ，３ｄｕｔｙ Ｐｕｌｓｅ４２９ＫＣｏｕｎｔｅｒ＜＝Ｐｕｌｓｅ４２９ＫＣｏｕｎｔｅｒ＋ｌ：
ｃａｓｅ（Ｐｕｌｓｅ４２９ＫＣｏｕｎｔｅｒ）
６．ｂ１０１ｌ １１：
ｏｕｔＰｕｌｓｅ４２９ⅪＮｔＰｌｌｌｓｅ４２９ＫＮＩＮ＜＝１：
ｏｕｔＰｕｌｓｅ４２９ＫＮ＜＝ｏｕｔＰｕｌｓｅ４２９ＫＮＩＮ＆ｏｕｔＰｕｌｓｅ２５ＫＮＩＮ：
调制处理后的波形见图５。 ３＿２单片机控制ＣＰＬＤ软件实现
单片机采用ＡＴ８９Ｃ５１芯片。 Ｐ２口的Ｐ２．０到Ｐ２．３作为四位控
＿＿ｌ，．．．—ｊ Ｌ．．．．ｊ。
一
ｎｎｎ
ｎ『 一
图５经过调制处理之后的波形
制总线，与ＣＰＩＤ自定义的ＰｕｌｓｅＣｔｒｌ输入接口相连，用来传输
端口对ＣＰ功进行控制，使之产生控制功率模块所需要的波形信号。通过高压隔离系统控制功率模块，驱动输出变压器，
产生高频电刀的高频高压输出。该系统具有频率稳定性好，修改方便灵活等特点。ＣＰＬＤ的硬线逻辑通过ＶｅｒｉｌｏｇＨＤＬ进 行描述。单片机的固件通过ＫｅｉｌＣ５ｌ编写。通过代码实例和原理示意图对该系统的软硬件设计进行了详细论述。 关键词 直接数字频率合成；复杂可编程逻辑器件；单片机；高频电刀 中图分类号：７ｍ７７７；ＴＰ３０２．２ 文献标识码：Ａ 文章编号：１００３—８８６８（２００７）０１一０００１—０２
１ 概述 直接数字频率合成（Ｄｉｒｅｃｔ Ｄｉ西ｔａｌ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｓ，
ＤＤＳ或ＤＤＦＳ）技术是迅速发展起来的一种新型的信号合成 技术。因为采用全数字结构，所以具有宽的相对频带、精确的 频率分辨率、较快的频率转换速度、低相位噪声及易集成等突 出优点。ＦＰＧＡ、ＣＰＬＤ等大规模集成的可编程逻辑电路的出 现．为简化ＤＤＳ电路设计、减小ＤＤＳ系统的体积、提高系统 稳定性以及灵活性提供了基础。这里选择的ＣＰＬＤ芯片具有 在线可编程能力和ＥＥＰＲＯＭ结构，使系统内硬件的功能可以 像软件一样被编程配置。并且掉电后程序不会丢失，从而可以 灵活和方便地进行开发和生产。