集成电路的工艺分类
集成电路的工艺分类
形成N管源漏区 形成 管源漏区
光刻，利用光刻胶将PMOS区保护起来 光刻，利用光刻胶将 区保护起来 离子注入磷或砷，形成N管源漏区 离子注入磷或砷，形成 管源漏区
形成P管源漏区 形成 管源漏区
光刻，利用光刻胶将NMOS区保护起来 光刻，利用光刻胶将 区保护起来 离子注入硼，形成P管源漏区 离子注入硼，形成 管源漏区
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+ N+埋层 埋层
P
N–-epi
P+
P-Sub
埋层的作用 1.减小串联电阻（集成电路中的各个电极均从 减小串联电阻（ 减小串联电阻 上表面引出，外延层电阻率较大且路径较长。 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生 减小寄生pnp晶体管的影响（第二章介绍） 晶体管的影响（ 减小寄生 晶体管的影响 第二章介绍）
P-Sub
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流
P-Sub
1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
光刻胶 B B E SiO C N N 2 P
+ +
P+
P+
E B C N N P
+ +
P+
P-Sub
半导体工艺原理-集成电路制造工艺介绍
GND
Vi
T
Vo
R VDD
23
二）、MOS集成电路芯片制 造工艺
（N阱硅栅CMOS工艺）
24
1、CMOS工艺中的元器件结构
电阻
NSD和PSD电阻结构剖面图
25
多晶硅电阻结构剖面图
26
N阱电阻结构剖面图
27
电容
CMOS工艺中PMOS晶体管电容剖面图
28
CMOS工艺中N阱电容剖面图
29
多晶硅-多晶硅电容器剖面图
双极工艺主要分类
3
CMOS
●标准CMOS工艺（数字电路的主流工艺 技术）特点：互补的NMOS、PMOS，工 艺流程简单，集成度高
●模拟CMOS工艺（应用最广泛的模拟IC 工艺）特点：在标准CMOS的基础上集成 高品质的无源器件，此外对阈值电压精度 和耐压的要求更高
●RF CMOS（RF IC） 特点：依靠缩小光刻尺寸提高MOS晶体管 的速度，集成模拟IC所必需的高品质无源 器件
30
二极管
PSD/N阱齐纳二极管剖面图
31
PSD保护环肖特基二极管剖面图
32
MOS晶体管
N阱CMOS工艺中MOS晶体管剖面图
33
P阱CMOS工艺中MOS晶体管剖面图
34
双阱CMOS工艺中MOS晶体管剖面图
35
2、主要工艺流程图
36
衬底准备
P型单晶片
P+/P外延片
37
工艺流程：
氧化、光刻N-阱(nwell)
NBL
NSINK
P阱
PBL
57
●BCD（智能功率集成芯片） 特点：在BiCMOS优势的基础上再集成 DMOS等功率器件，是智能功率芯片的理 想工艺平台
集成电路的分类
集成电路的分类：（一）按功能结构分类集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。
模拟集成电路又称线性电路,用来产生、放大和处理各种模拟信号（指幅度随时间变化的信号。
例如半导体收音机的音频信号、录放机的磁带信号等），其输入信号和输出信号成比例关系。
而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。
例如3G手机、数码相机、电脑CPU、数字电视的逻辑控制和重放的音频信号和视频信号）。
（二）按制作工艺分类集成电路按制作工艺可分为半导体集成电路和膜集成电路。
膜集成电路又分类厚膜集成电路和薄膜集成电路。
（三）按集成度高低分类集成电路按集成度高低的不同可分为SSI 小规模集成电路(Small Scale Integrated circuits)MSI 中规模集成电路(Medium Scale Integrated circuits)LSI 大规模集成电路(Large Scale Integrated circuits)VLSI 超大规模集成电路(Very Large Scale Integrated circuits)ULSI 特大规模集成电路(Ultra Large Scale Integrated circuits)GSI 巨大规模集成电路也被称作极大规模集成电路或超特大规模集成电路(Giga Scale Integration)。
（四）按导电类型不同分类集成电路按导电类型可分为双极型集成电路和单极型集成电路,他们都是数字集成电路.双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。
单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。
（五）按用途分类集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。
集成电路的工艺分类
疾病诊断和治疗等。
市场前景
持续增长
随着技术进步和应用领域 的拓展，集成电路市场将 继续保持增长态势。
竞争格局
市场竞争将更加激烈，将 促使企业加大技术创新和 产品研发的投入。
产业链协同
集成电路产业链上下游企 业将加强合作，共同推动 产业的发展和进步。
感谢您的观看
THANKS
集成电路开始批量生产。
集成电路的发展历程
1965年
1970年
随着半导体工艺的发展，集成电路的规模 越来越大，出现了大规模集成电路和超大 规模集成电路。
微处理器问世，标志着集成电路的发展进 入了一个新的阶段。
1980年
2000年
随着VLSI和ULSI技术的发展，集成电路的 集成度越来越高，出现了特大规模集成电 路和极大规模集成电路。
制作工艺
薄膜集成电路的制作工艺包括薄 膜沉积、光刻、刻蚀、掺杂等， 其中薄膜沉积是关键工艺之一， 常用的材料包括硅、锗、化合物
半导体等。
单片集成电路
定义
单片集成电路是将多个电子器件和电路集成在一个芯片上， 整个芯片形成一个完整的电路系统。
特点
单片集成电路具有高集成度、高性能、低成本等优点，适 用于大规模生产和高性能要求的领域，如计算机、通信、 军事等。
用于检测集成电路的质 量和性能。
制造工艺
薄膜工艺
在半导体材料上沉积或生长薄 膜，形成电路元件。
光刻工艺
将设计好的电路图形转移到半 导体材料上，形成电路元件的 轮廓。
刻蚀工艺
将半导体材料上不需要的部分 刻蚀掉，形成电路元件。
掺杂工艺
通过掺入其他元素改变半导体 材料的导电性能，形成电路元
件。
04
《集成电路工艺》课件
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
常见的集成电路工艺
常见的集成电路工艺常见的集成电路工艺集成电路技术是现代电子技术和信息技术的重要支柱，是电子信息产业的基础和核心。
作为集成电路技术中的一个重要领域，集成电路工艺直接决定了集成电路的质量和性能。
在当前的电子行业中，常见的集成电路工艺主要有以下几种。
一、晶体管工艺晶体管工艺是最常见的一种集成电路工艺，用于生产流行的数字电路、微控制器和存储器等各种芯片。
这种工艺的主要特点是生产成本相对较低，性能稳定，被广泛应用于工业、民用和军事领域。
二、互补金属氧化物半导体（CMOS）工艺互补金属氧化物半导体（CMOS）工艺是现代集成电路工艺的主流技术之一。
相比较于传统的晶体管工艺，CMOS工艺在功耗、集成度、速度和可靠性上都有显著提高。
此外，CMOS工艺也是大规模集成电路（VLSI）制造的主要工艺之一。
三、硅片上封装（SOP）工艺硅片上封装（SOP）工艺是一种先进的微电子封装技术。
它通过使用多种先进的制程技术将芯片直接封装在硅片内部，实现更高的可靠性和更小的尺寸。
此外，SOP工艺还可以降低封装成本，提高生产效率和产品质量。
四、多晶硅薄膜晶体管（TFT）工艺多晶硅薄膜晶体管（TFT）工艺是一种针对液晶显示器（LCD）和有机光电显示器（OLED）等特殊领域的集成电路工艺。
TFT工艺以其高分辨率、高色彩准确度和低功耗的特点，是目前最为成熟的LCD面板制造技术之一。
五、混合集成电路工艺混合集成电路工艺依托各种传统的集成电路工艺，将各种芯片组合在一起，形成新的功能强大的混合集成电路。
这种工艺是制造各种复杂芯片的主要方式之一，被广泛应用于通信、无线、声音、视频、网络处理、雷达等领域。
总而言之，现在各种集成电路工艺层出不穷，每一种工艺都有其特殊的优势和应用场景。
对于电子产品制造企业来说，选择正确的集成电路工艺将直接影响到产品的性能和质量，因此，必须在选型时考虑到产品的实际需要和预算等因素。
集成电路制造工艺
集成电路制造工艺一、集成电路设计与制造的主要流程设计---掩膜版---芯片制造—芯片检测—封装—测试沙子—硅锭---晶圆设计：功能要求—行为设计—行为仿真---时序仿真—布局布线—版图---后仿真。
展厅描述的是制造环节过程，分为晶圆制造与芯片制造工艺。
图形转换，将设计在掩膜版上的图形转移到半导体单晶片上。
光刻：光刻胶、掩膜版、光刻机三要素。
光刻刻蚀：参杂，根据设计需要，将各种杂质掺杂在需要的位置上，形成晶体管接触等制作各种材料的薄膜二、晶圆制造1. 沙子：硅是地壳内第二丰富的元素，脱氧后的沙子(尤其是石英)最多包含25％的硅元素，主要以二氧化硅(SiO2)的形式存在。
2. 硅熔炼：通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。
（本文指12英寸/300毫米晶圆级，下同。
）3.单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999％。
4. 硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。
5. 晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。
Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如现在主流的45nm HKMG(高K金属栅极)。
Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。
三、芯片制造过程6. 光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。
晶圆旋转可以让光刻胶铺的非常薄、非常平。
光刻一：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。
掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。
一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
作业
设计制备NMOSFET的 工艺，并画出流程图
N-阱
P-Sub
1.2.6 其它MOS工艺简介
双层多晶：易做多晶电容、多晶电阻、叠 栅MOS器件，适合CMOS数/模混合电路、 EEPROM等 多层金属：便于布线，连线短，连线占面 积小，适合大规模、高速CMOS电路
P阱CMOS工艺，双阱CMOS工艺 E/D NMOS工艺
1.2.7 习题
1.阐述N阱硅栅CMOS集成电路制造工 艺的主要流程，说明流程中需要哪些光 刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻 掩膜版。
Vi
T
Vo
R VDD
外延层电极的引出
欧姆接触电极：金属与掺杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
N+
N–-epi
P+
埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
合金 形成钝化层
在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路一般采用(100)晶向的硅材料
第三章
双极集成电路 制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
形成穿通接触孔
化学气相淀积PETEOS 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
形成钝化层
在低温条件下(小于300℃)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料
但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？
1.2.1 主要工艺流程 1.衬底准备
N+ NP-Sub
N+ N-
1.1.1 工艺流程（续2） 光刻硼扩散区硼扩散 氧化
P+ N+
P-Sub
N- P+
N+ N- P+
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
P P+ N+ N- P+ P-Sub
P N+ N- P+
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
P P+ N+ N- P+ P-Sub
口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层
将硅片放入外延炉中进行外延，外延层的厚度和掺杂 浓度一般由器件的用途决定
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
P-Sub
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻
多晶 （polysilicon—poly)
P-Sub
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版）
P-Sub
1.2.1 主要工艺流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
P-Sub
1.2.2 光刻掩膜版简图汇总
N阱 有源区多晶 Pplus Nplus 引线孔金属1 通孔 金属2 钝化
1.2.3 局部氧化的作用 1. 提高场区阈值电压 2. 减缓表面台阶 3. 减小表面漏电流
N-阱
P-Sub
1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用 来形成MOS管的沟道区，使MOS管的沟道 尺寸更精确，寄生电容更小。
N-阱
P-Sub
1.2.5 MOS管衬底电极的引出
NMOS管和PMOS管的衬底电极都从 上表面引出，由于P-Sub和N阱的参杂浓度 都较低，为了避免整流接触，电极引出处 必须有浓参杂区。
P型单晶片
P+/P外延片
1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)
P-Sub
1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）
§1.3 BI CMOS工艺简介
双极型工艺与MOS工艺相结合， 双极型器件与MOS型器件共存，适合 模拟和数/模混合电路。
(P9~11)
1.3.1以CMOS工艺为基础的BI-MOS工艺
P+ P+ N-well
N+ N+ P-Sub
N+ P N+ N-well
P+ P+ N-well
N+-BL
N+ N+
（ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流
P-Sub
1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2)
P--epi
P+-Sub
N+ P N+ N-well
N+-BL
1.3.2以双极型工艺为基础的BI-MOS工艺
P+ P
P
N--epi
N+-BL
N+ N+
NP----eWpiell P+-Sub
N+ P
N+
N--epi
N+-BL
第 二 章
CMOS集成电路制造工 艺
形成N阱
初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷
前工序
图形转换技术：主要包括光刻、 刻蚀等技术
薄膜制备技术：主要包括外延、 氧化、化学气相淀积、物理气相 淀积(如溅射、蒸发) 等
掺杂技术：主要包括扩散和离子 注入等技术
集成电路工艺小结
后工序
划片 封装 测试 老化 筛选
集成电路工艺小结
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
目前，互连线已经占到芯片总面积的 70～80%；且连线的宽度越来越窄， 电流密度迅速增加
几个概念
场区 有源区
栅结构材料
Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构
Salicide工艺
P+
EN+光S2 iB刻BOP胶
C
N+
P+
EB C
P N+
N+
P+
P-Sub
N+埋层
习题
1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系
§1.2 MOS集成电路S工艺
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
形成发射区
光刻5#版(发射区版)，利用光刻胶将基极接触 孔保护起来，暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
管P(G。- ND) P
Sub
N+
P(G- ND)
P P(G- ND)
Sub
N+
Sub
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P