华农珠江学院数字电子技术期末试卷2

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1. 二进制数(101.01)2对应的十进制数是【 A 】。 A .(5.25)10 B .(5.1)10 C .(71.5)10 D .(5.2)10

2. 将十六进制数(8FA.C6)16转换为二进制数是【 D 】。

A .(110111.111011001) 2

B .(01100111.011100110001) 2

C .(11111.11101101) 2

D .(100011111010.11000110) 2 3. 若输入变量A 、B 全为0时,输出F=1,则其输入与输出的关系是【 A 】。

A .异或

B .同或

C .与非

D .或非 4. 一个逻辑函数,如果有3个变量,则有【 D 】最小项。

A .3

B .6

C .9

D .8 5. CA BC AB Y ++=的最小项表达式是【 A 】。

A .ABC C A

B

C B A BC A +++ B .C AB C B A BC A ++ C .ABC C AB BC A ++

D .C B A C AB C B A BC A +++

6. 测得某逻辑门输入A 、B 和输出Y 的波形如下图,则Y(A ,B)的表达式是【 A 】。

A .

B A Y += B .B A Y ⊕=

C .AB Y =

D .B A ⊕ 7. 图示各个CMOS 门电路输出端逻辑表达式A Y =的是【 B 】。

A .

B .

C .

D .

8. 下图所示电路实现的逻辑功能表达式是【 B 】。

A .A

B Y = B .B A Y +=

C .AB Y =

D .B A Y +=

9. 对于数据分配器而言,若有四个数据输出端,则应有【 B 】个选择控制端。

A .1

B .2

C .3

D .4 10. 下列电路中,【 D 】不是时序电路。

A. 计数器

B. 触发器

C. 寄存器

D. 译码器 11. 下列器件中,属于组合逻辑电路的是【 C 】。

A.计数器和全加器

B.寄存器和比较器

C.全加器和比较器

D.计数器和寄存器

12. 含有5个触发器的基本寄存器能存储一组【 A 】位的二进制代码。

A .5

B .10

C .1

D .25

13. 用时钟触发器和门电路设计一个33进制计数器,至少需要【 C 】个触发器。

A .4

B .5

C .6

D .7

14. 对于JK 触发器,输入J=1,K=1,CP 脉冲作用后,触发器的次态应为【 C 】。

A .0

B .1

C .翻转

D .不变

15. 同步时序电路与异步时序电路比较,其差异在于后者【 B 】。

A .没有触发器

B .没有统一的时钟脉冲控制

C .没有稳定状态

D .输出只于内部状态有关

1. 数字电路按其功能划分,可分为两大类型:______________、______________。

2. 所谓组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于该时刻的

________各个输入变量取值____,而与电路的_______,原来状态_________无关。 3. 要将J-K 触发器转换成T ´触发器,J=__1______,K=____1____。

4. 八位移位寄存器,串行输入时经____8____个CP 脉冲后,才能使八位数码全部移入

寄存器中。

5. 用555定时器组成的占空比可调的多谐振荡器电路如下图所示。已知:R1=R2=1k Ω,

Rw=10k Ω,C=0.1μF ,VCC=12V ,D1、D2为理想二极管。(1) 占空比D 的变化范围为________。(2) 若想在输出端获得一个方波,电位器Rw 应调节在________ 位置。 (3) 若调节RW 使RA=4K ,RB=8K 。则uo 的频率f 。为________Hz 。

1. A 、B 、C 是逻辑变量,若A+B=C+B ,则A=C 。 【 N 】

2. 一个逻辑函数0++=CD B A Y ,则()1)(∙+∙+=D C B A Y 。 【 Y 】

3. n 个变量组成的全部最小项中,任意两个不同的最小项之积,值恒为0。 【 Y 】

4. 数字信号在大小上不连续,时间上连续,而模拟信号则相反。 【 N 】

5. 在JK 触发器中,若J=K=1,则触发器处于保持状态。 【 N 】

6. 时序逻辑电路结构上最大特点是一定包含有作为存储单元的触发器。 【 Y 】

7. 摩尔型时序逻辑电路,其输出仅决定于电路的现态。 【 Y 】 8. 计

【 Y 】

9. 模12计数器必须有12个触发器。 【 N 】 10. 555定时电路D R 端不用时,应当置0。 【 N 】 1. 利用公式法将逻辑函数化简成为最简与或式:

B C B B B A A F ++++=)()(

B C B B B A A F ++++=)()(=B BC BB AB A A ++++=BC B AB ++

=)1(++C A B B =

相关文档
最新文档