CMOS二级运算放大器设计

CMOS二级运算放大器设计
（东南大学集成电路学院）
一．运算放大器概述
运算放大器是一个能将两个输入电压之差放大并输出的集成电路。

运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。

它是许多模拟系统和混合信号系统中的重要组成部分。

它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。

二．设计目标
1.电路结构
最基本的COMS二级密勒补偿运算跨导放大器的结构如图1.1所示。

主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

图1.1 两级运放电路图
2.电路描述
电路由两级放大器组成，M1~M4构成有源负载的差分放大器，M5提供该放大器的工作电流。

M6、M7管构成共源放大电路，作为运放的输出级。

M6 提供给M7 的工作电流。

M8~M13组成的偏置电路，提供整个放大器的工作电流。

相位补偿电路由M14和Cc构成。

M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。

3.设计指标
两级运放的相关设计指标如表1。

电源电压0~5V
共模输入电压固定在(VDD+VSS)/2
开环直流增益≥80dB
表1 两级运放设计指标
三．电路设计
第一级的电压增益：
)||(422111o o m m r r g R G A == (3.1) 第二级电压增益：
)||(766222o o m m r r g R G A =-= (3.2) 所以直流开环电压增益：
)||)(||(76426221o o o o m m o r r r r g g A A A -== (3.3) 单位增益带宽：
c
m O C g A GBW π2f 1
d == (3.4) 偏置电流：
2
13
122121)/()/()/(2⎪⎪⎭
⎫ ⎝⎛-=L W L W R L W KP I B n B (3.5) 根据系统失调电压：
7
5
6463)/()/(21)/()/()/()/(L W L W L W L W L W L W == (3.6)
转换速率：
⎭⎬⎫
⎩⎨⎧-=L DS DS C DS C I I C I SR 575,min (3.7)
相位补偿：
12.1)/()/()/()/(1
61311
146
6+==
m m m C g g L W L W L W L W g R (3.8)
以上公式推导过程简略，具体过程可参考相关专业书籍。

根据这些公式关系，经过手算得到一个大致的器件参数如表2。

表2 二级运放器件参数
四．HSPICE仿真
根据已经计算好的器件参数，写成电路网表。

.title test
.lib E:\h05mixddst02v231.lib tt
vdd vdd 0 5
vss vss 0 0
.subckt opamp vn vp out vdd vss
m1 2 vn 1 1 mp w=120u l=1u
m2 3 vp 1 1 mp w=120u l=1u
m3 2 2 vss vss mn w=40u l=1u
m4 3 2 vss vss mn w=40u l=1u
m5 1 6 vdd vdd mp w=16u l=1u
m6 out 3 vss vss mn w=160u l=1u
m7 out 6 vdd vdd mp w=32u l=1u
* bias circuit
m8 6 6 vdd vdd mp w=3.2u l=1u
m9 7 6 vdd vdd mp w=3.2u l=1u
m10 6 7 8 vss mn w=6u l=1u
m11 7 7 9 vss mn w=6u l=1u
m12 8 9 10 vss mn w=24u l=1u
m13 9 9 vss vss mn w=6u l=1u
rb 10 vss 6k
* miller
cc 4 out 1.5p
cl out vss 3p
m14 4 7 3 vss mn w=20u l=1u
.ends
x1 vn vp out vdd vss opamp *ADM
x2 vp vp out1 vdd vss opamp *ACM
x3 out2 vi out2 vdd vss opamp *SR
x4 vn vn out3 vdc vss opamp *pPSRR
x5 vn vn out4 vdd vsc opamp *nPSRR
vp vp 0 dc 2.5 ac 1
vn vn 0 dc 2.5
vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns)
vdc vdc 0 dc＝5 ac＝1v
vsc vsc 0 ac＝1v
.ac dec 10 1k 100meg
.trans 1n 400n
.ptint ac v(vout) v(3)
.print trans v(out2)
.print ac vdb(out) vp(out)
.print ac vdb(out1)
.print ac vdb(out3)
.print ac vdb(out4)
.measure ac GBW when vdb(out)=0
.measure ac VPW when vp(out)=-120
.op
.end
1.直流增益、带宽和相位裕度
把ac信号全部放在一个输入端（或正端或负端），使用Hspice分析输出增益和相位裕度。

差模放大测试电路如图4.2。

图4.2 差模增益测试电路图
对应的网表是：
x1 vn vp out vdd vss opamp *ADM
.print ac vdb(out) vp(out)
将vac=1V，这样得到的输出电压值就是增益值，方便观察。

仿真得到的差模增益和相位裕度如图所示。

分别扫描了100Mhz和1Ghz情况下的波形如图4.3和
4.4。

图4.3 100Mhz带宽扫描差模增益和相位波形
图4.4 1Ghz带宽扫描差模增益和相位波形
为了得到准确的直流增益值，单位增益带宽和相位裕度值，通过以下两条语句：.measure ac GBW when vdb(out)=0
.measure ac VPW when vp(out)=-120
观察.lis文件，发现直流增益为80.4288dB，单位增益带宽为52.036Mhz，相位裕度为65degree。

共模放大测试电路如图4.5。

图4.5 共模增益测试电路图
对应的网表是：
x2 vp vp out1 vdd vss opamp *ACM
.print ac vdb(out1)
共模增益波形如图4.6。

图4.6 共模增益频谱图
共模增益在0dB以下说明具有较好的共模抑制。

共模抑制比如图4.7：
图4.7 共模抑制比频谱图
共模抑制比达到83dB。

2.电源抑制比
图4.8为电源和地到输出增益的测试电路图，用差模增益除以电源增益即得电源抑制比。

图4.9为仿真得到的正、负电源抑制比，从图中可知，低频时正电源抑
制比为
98dB，负电源抑制比为89dB。

图4.8 电源增益测试电路图
图4.9 仿真的电源抑制比
3.压摆率
将运放接成单位增益负反馈形式，如图4.10所示。

对输入施加正负阶跃信号，得到阶跃特性如图4.11所示，给输出负载充电时的压摆率为30.44V/μs，放电时的压摆率大约为44.78 V/μs。

对应的网表：
x3 out2 vi out2 vdd vss opamp *SR
vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns)
.trans 1n 400n
.print trans v(out2)
图4.10 压摆率测试电路图
图4.11 仿真的瞬态建立特性
设计指标实际值开环直流增益≥80dB80.4288dB 单位增益带宽≥30MHz52.036Mhz 相位裕度≥60degree65degree 转换速率≥30 V/μs30.44 V/μs 静态功耗（电流）≤1mA300uA
通过比较设计指标与实际值，满足系统要求的设计要求。

五．总结
进行模拟IC设计的第一步是根据要求确定需要的电路结构，第二步是掌握这种结构的原理和参数之间的联系，第三步根据指标手算电路参数，这个参数只是初步仿真值，可能无法达到系统指标，然后需要手工调整相关参数。

如果始终无法满足，就需要重新考虑电路结构是否合适，初始参数设置是否合适。

通过这些调整最终满足要求。

参考文献
[1] 钟文耀.CMOS电路模拟与设计-基于Hspice[M]. 北京: 科学出版社, 2007.
[2] 尹睿.二级密勒补偿运算放大器设计教程[M].上海:复旦大学出版社,2007
如有侵权请联系告知删除，感谢你们的配合！。