数字电子技术基础(数字电路)第七章第八章存储器CPLD、FPGA
数字电子技术基础第四版课后答案
第七章半导体存储器[题7.1] 存储器和寄存器在电路结构和工作原理上有何不同？[解] 参见第7.1节。
[题7.2] 动态存储器和静态存储器在电路结构和读/写操作上有何不同？[解] 参见第7.3.1节和第7.3.2节。
[题7.3] 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，试计算它的最大存储量是多少？[解] 最大存储量为232×16=210×210×210×26=1K×1K×1K×26=64G[题7.4] 试用4片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）组成4096×4位的RAM。
[解] 见图A7.4。
[题7.5] 试用16片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）接成一个8K×8位的RAM。
[解] 见图A7.5。
[题7.6] 已知ROM 的数据表如表P7.6所示，若将地址输入A 3A 2A 1A 0作为4个输入逻辑变量，将数据输出D 3D 2D 1D 0作为函数输出，试写出输出与输入间的逻辑函数式。
[解] D 3=0123012301230123A A A A A A A A A A A A A A A A +++D 2=01230123012301230123A A A A A A A A A A A A A A A A A A A A +++++0123A A A AD 1=0123012301230123A A A A A A A A A A A A A A A A +++D 0=01230123A A A A A A A A +[题7.7] 图P7.7是一个16×4位的ROM ，A 3、、A 2、A 1、A 0为地址输入，D 3、D 2、D 1、D 0是数据输出，若将D 3、D 2、D 1、D 0视为A 3、、A 2、A 1、A 0的逻辑函数，试写出D 3、D 2、D 1、D 0的逻辑函数式。
7数字电子技术基础第七章
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
fpga的原理_特点及应用
简述CPLD/FPGA的原理_特点及应用1. CPLD与FPGA的原理1.1 CPLD（复杂可编程逻辑器件）CPLD，全称复杂可编程逻辑器件（Complex Programmable Logic Device），是一种数字电路器件。
它由与门阵列（AND-OR Array）和可编程的互连交叉点组成。
CPLD的原理是通过在与门阵列和互连交叉点之间通过可编程开关进行互连，实现逻辑功能的配置。
1.2 FPGA（现场可编程门阵列）FPGA，全称现场可编程门阵列（Field-Programmable Gate Array），是一种专门设计和制造的集成电路。
FPGA的原理是通过一系列可编程的逻辑单元（Logic Element）和可编程的互连资源（Interconnect Resources）实现逻辑功能的可配置。
2. CPLD与FPGA的特点2.1 CPLD的特点•容量较小：通常情况下，CPLD的逻辑门数量较少，适合处理较简单的逻辑功能。
•较低的时钟频率：CPLD的时钟频率相对较低，主要用于控制和小规模逻辑处理。
•可靠性高：CPLD通常采用静态存储器，具有良好的可靠性和稳定性。
•配置方式灵活：CPLD可以通过非易失性存储器（如闪存）或者JTAG（Joint Test Action Group）接口进行配置。
2.2 FPGA的特点•较大的容量：FPGA通常具有较多的逻辑门和存储器单元，可以实现复杂的逻辑和存储功能。
•高时钟频率：FPGA在逻辑处理能力和时钟频率上比CPLD更加出色，可以处理更高性能要求的应用。
•灵活的互连资源：FPGA具有丰富的互连资源，可以实现复杂的逻辑互连，并支持多层片上互连。
•配置方式灵活：FPGA可以通过ROM、Flash、EEPROM等具有非易失性的存储器进行配置。
3. CPLD/FPGA的应用3.1 数字逻辑设计与验证CPLD和FPGA可用于数字逻辑设计和验证，包括逻辑门电路、状态机、码转换器等。
DSP FPGA和CPLD
1、FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
3、FPGA和CPLD的区别：①CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。
换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA 的分段式布线结构决定了其延迟的不可预测性。
③在编程上FPGA比CPLD具有更大的灵活性。
CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。
④FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
⑤CPLD比FPGA使用起来更方便。
CPLD的编程采用E2PROM或FASTFLASH 技术，无需外部存储器芯片，使用简单。
而FPGA的编程信息需存放在外部存储器上，使用方法复杂。
⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。
这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
fpga的原理特点及应用
简述CPLD/FPGA的原理特点及应用1. 什么是CPLD和FPGACPLD（Complex Programmable Logic Device）和FPGA（Field-Programmable Gate Array）是现代数字电路设计中常见的可编程逻辑器件。
它们是用来实现数字逻辑电路功能的集成电路，与传统的固定功能器件相比，具有较高的灵活性和可编程性。
2. CPLD和FPGA的原理特点2.1 CPLD（Complex Programmable Logic Device）的原理特点CPLD是一种采用复杂可编程逻辑阵列（Complex Programmable Logic Array）实现的可编程器件。
其原理特点如下：•可编程逻辑阵列（PLA）：CPLD内部包含大量的可编程逻辑单元（PLD），这些单元可以通过编程完成各种逻辑功能的实现。
•跨连：CPLD还包含一定数量的可编程互连资源，可以通过跨连来连接逻辑单元，实现更复杂的逻辑电路功能。
•编程方式：CPLD通常采用非易失性存储器（如闪存）存储配置信息，可以通过编程器对其进行编程，从而实现不同的逻辑功能。
2.2 FPGA（Field-Programmable Gate Array）的原理特点FPGA是一种可编程逻辑器件，其原理特点如下：•可编程逻辑单元（LUT）：FPGA内部有大量的可编程逻辑块（Logic Block），每个逻辑块通常包含一个或多个可编程逻辑单元（Look-Up Table,LUT），可以通过编程配置LUT实现各种逻辑函数。
•可编程互连资源（Interconnect）：FPGA还包含大量可编程互连资源，可以根据需要在不同逻辑块之间进行任意连接，实现复杂的电路结构。
•编程方式：FPGA采用SRAM（Static Random-Access Memory）存储器存储逻辑配置信息，可以通过编程工具对其进行编程，实现不同的逻辑功能。
3. CPLD和FPGA的应用3.1 CPLD的应用CPLD由于其较小的规模和低功耗等特点，常用于以下领域：•嵌入式系统：CPLD可以用于实现嵌入式系统中的各种控制电路，如时序控制、状态机等。
数字电子技术基础习题册答案
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。
题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。
名词解释DSP,FPGA,CPLD,RAM,PLL,SOC,SOPC,DDS
名词解释1．DSPDSP数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。
其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。
它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
2．FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC 设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
3.CPLDCPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
《数字电子技术》读书笔记思维导图
06 第5章 时序逻辑电路
目录
07 第6章 半导体存储器 与可编程逻辑器件
08
第7章 数/模和模/数 转换电路
09 附录
010 参考文献
011 内容简介
本书以基础理论和经典内容为核心，系统全面地阐述了数字电子技术的概念、理论、器件、电路和电路分析 设计方法，并通过器件应用与电路仿真设计，强化能力和素养的提高。全书共7章，分别为概述、数制与编码、 逻辑代数基础、组合逻辑电路、时序逻辑电路、半导体存储器与可编程逻辑器件、数/模和模/数转换电路。各章 配有适量例题讲解、习题和自测题，书末附有部分习题的参考答案、数字电子技术测试试卷与答案。本书可作为 通信、信息、电子、计算机、雷达、测控、自动化等专业本科生的基础课教材，也可作为相关学科工程技术人员 的参考书。
04
5.4 基于 触发器的同 步时序电路 设计
06
5.6 中规 模时序逻辑 器件的应用
05
5.5 常用 中规模时序 逻辑器件
本章习题
本章小结
本章自测
第6章 半导体存储器与可编程逻 辑器件
01
6.1 引言
02
6.2 半导体 存储器概述
04
6.4 可编 程逻辑器件 概述
06
6.6 PLD 开发流程
3.1 引言
3.2 逻辑关系、逻辑 代数和数字电路
3.3 逻辑代数的定律 和规则
3.4 逻辑函数的描述 方式
3.5 逻辑函数的化简 本章小结
本章习题 本章自测
第4章 组合逻辑电路
01
4.1 引言
02
4.2 组合逻 辑基本单 元——集 成逻辑门
03
4.3 基于 逻辑门的组 合逻辑电路 分析
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
列地址译码器
A7
Y0 A4 A3 A2 A1 A0
行 地 址 译 码 器 X0 X1 · · · X31
Y1
··· ··· ···
Y7
···
7.1 只读存储器
二、结构示意图
(Read Only Memory)
位线
+5V
字线 Y0
Y1
存储矩阵
ROM存储的内容：
A1 A0 D3 D2 D1 D0
256个存储单元排成1616的矩阵 行译码器从16行中选出要 读的一行
列译码器再从选中的一行存
储单元中选出要读的一列的 一个存储单元。 如选中的存储单元的MOS管 的浮栅注入了电荷，该管截 止，读得1；相反读得0
7.1 只读存储器
五、ROM的读操作
1. AT27C010
VCC VPP A16 OE CE PGM
概述
2. 主要技术指标
n(字)×m (位)
•存储容量： 存储单元的总数。单位是位或比特(bit)。
210 = 1024 = 1k， 211 = 2048 = 2k， 212 = 4096 = 4k 存取时间 存取周期
启动一次读写操作到完成 该操作所需要的时间
•存取速度 •其它指标
连续启动两次独立的操 作所需的最小间隔时间
第七章
半导体存储器
主要内容
7.1 只读存储器 7.2 随机存取存储器
教学基本要求：
• 掌握半导体存储器字、位、存储容量、地址等 基本概念。
• 掌握RAM、ROM的工作概述
能存储大量二值信息的半导体器件称为存储器。 1. 分类 SRAM (Static RAM)：静态RAM
A1 A0
2线-4线 译码器
Y2
Y3
输出 控制电路
0 0 1 1
0 1 1 1
1 1 0 1
0 1 1 1
1 0 0 1
1 1 0 0
OE D3 D2 D1 D0
当OE=1时输出为高阻状态
7.1 只读存储器
三、 ROM的不同类型
(Read Only Memory)
位线
+5V
字线
1. 固定 ROM （掩膜ROM） 由生产厂家在 制作时把信息 写入，用户使 用时不能更改 其存储内容。
一、基本结构
地 址 输 入 地 址 译 码 器 控制信号输入 （三态）
(Read Only Memory)
存储矩阵
输出控制电路
数据输出
ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。
7.1 只读存储器
(Read Only Memory)
几个基本概念： 字：计算机中作为一个整体被存取传送处理的一组数据 。 字长：一个字所含的位数称为字长。4位 n 5 3 字数：字的总量。 2 2 = 256 字数=2 （n为地址线的总数） 地址：每个字的编号。 存储容量（M)：存储单元的数目。 存储容量（M)＝字数×位数
(Read Only Memory)
读出单元的地址有效 tCE tOE tAA tOH 数据输出有效 tOZ
D7 ~D0
（1）欲读取单元的地址加到存储器的地址输入端； （2）加入有效的片选信号 CE （3）使输出使能信号 OE 有效，经过一定延时后，有效数 据出现在数据线上； （4）让片选信号 CE 或输出使能信号OE无效，经过一定延时 后数据线呈高阻态，本次读出结束。
T8
D
列存储单元公用的门控制管 ，与读写控制电路相接 Yi ＝1时导通
7.2 随机存取存储器RAM
SRAM存储单元 Xi =1
Xi (行选择线) VDD T3 位 线
B
•T5、T6导通
T4 T2 T6 存储 单元
VGG
触发器与位线接通
Yj =1 •T7 、T8均导通 •触发器的输出与数据 线接通，该单元通过数 据线读取数据。
7.1 只读存储器
三、 ROM的不同类型 3. EPROM
控制栅 漏 源 浮栅
(Read Only Memory)
由用户根据需要对芯片编程，将信 息写入存储器，并允许擦除重写。
浮栅不带电时，管子开启电压低，控 制栅加控制电压时，MOS管导通。
浮栅 带电时，管子开启电压变高，控制 栅加同样的控制电压时，MOS管截止。
1100
1101 1111 1110
1
1 1 1
1000
1001 1010 1011
1111
1110 1100 1101
0
0 0 0
1100
1101 1110 1111
1010
1011 1001 1000
1
1 1 1
1100
1101 1110 1111
1000
1001 1011 1010
例：用ROM实现二进制码与格雷码相互转换的电路 用ROM实现二进制码与格雷码相互转换的电路 C=A4 I3 I2 I1 I0 =A3A2A1A0 O3O2O1O0 =D3D2D1D0
C=A4 I3 I2 I1 I0 =A3A2A1A0 O3O2O1O0 =D3D2D1D0
0 0 0 0
0
0 0 0
0100
0101 0110 0111
0110
0111 0101 0100
1
1 1 1
0100
0101 0110 0111
0111
0110 0100 0101
0
0 0 0
1000
1001 1010 1011
数据DI经缓冲器和位 线写入存储单元
如果DI为1，则向电 读/写 WE 容器充电，C存1; 反 之电容器放电,C存0
DI
T 位 线 B
C
-
输入缓冲器
7.2 随机存取存储器RAM
二、DRAM
1、动态存储单元及基本操作原理
读操作: X=1 WE =1 T导通，电容器C与位 线B连通 输出缓冲器/灵敏放大 器被选通，C中存储的 数据通过位线和缓冲器 输出 每次读出后，必须及时对读 出单元刷新，即此时刷新控 制R也为高电平，则读出的 数据又经刷新缓冲器和位线 对电容器C进行刷新。
7.1 只读存储器
六、ROM的应用举例
(Read Only Memory)
•用于存储固定的专用程序； •利用ROM可实现查表或码制变换等功能； 查表功能 －－ 查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为 存放在该地址内的数据，这称为 “造表”。使用时，根 据输入的地址(角度)，就可在输出端得到所需的函数值， 这就称为“查表”。 码制变换 －－ 把欲变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。
OE Ai 列译码 A0
Ai+1
行 译 码
存储矩阵
An-1 I/O电路
I/O0
I/Om-1
SRAM的结构框图
7.2 随机存取存储器RAM
一、SRAM
SRAM 的工作模式
工作模式 保持 (微功耗) 读 写 输出无效
CE 1 0 0 0 WE X 1 0 1 OE X 0 X 1
I/O0 ~ I/Om-1 高阻 数据输出 数据输入 高阻
ADV
写地 址寄 存器
地址译码 输 存储阵列 出 放 大 输入驱动 输入 寄存器
CE WE
读写控制 逻辑
I /O
OE
7.2 随机存取存储器RAM
SSRAM的特点： 由SSRAM构成的系统中，在时钟有效沿到来时，地 址、数据、控制等信号被锁存到SSRAM内部的寄存器中 ，读写过程的延时等待均被限制在时钟作用间隔内。从而
(Read Only Memory)
PROM芯片
A0 OE CE O0 PGM GND
O7
AT27C010框图 128K8位ROM
7.1 只读存储器
五、ROM的读操作
1. AT27C010
VCC VPP A16 OE CE PGM
(Read Only Memory)
PROM芯片
工作模式
读 输出无效 等待 快速编程
例：用ROM实现二进制码与格雷码相互转换的电路
C
I3 I2 I1 I0 二进制码
0000 0001 0010 0011
O3O2O1O0 格雷码
0000 0001 0011 0010
C
1 1 1 1
I3 I2 I1 I0 格雷码
0000 0001 0010 0011
O3O2O1O0 二进制码
0000 0001 0011 0010
A7 A6 A5
(Read Only Memory)
VDD
Y0 A3 A2 4 Y1 线
A4
A1 16 A0 线 Y 译 14 码 器 Y15
A3 A2 A1 A0
S3 I0 S2 S1 S0
I1
I14
I15
Y
D0
7.1 只读存储器
(Read Only Memory)
例：可编程ROM（256X1位EPROM）
A1 A0
2线-4线 译码器
Y0
Y1
Y2
Y3
OE D3 D2 D1 D0
7.1 只读存储器
三、 ROM的不同类型 2. PROM
(Programmable ROM)
(Read Only Memory)
字线 wi EC
位线
由用户对芯片一次性 编程，将信息写入存 储器。一旦写入，则 不能再更改。
EC 熔丝 Di
T5
T1
位 线 B 数 据 D 线
数 据 线
T7 Yj (列选择线)
T8
D
7.2 随机存取存储器RAM